Патенты автора Катунин Юрий Вячеславович (RU)
Изобретение относится к области вычислительной техники. Технический результат заключается в повышении помехоустойчивости логического элемента при воздействии одиночных ядерных частиц. Технический результат достигается за счет асинхронного логического элемента комплементарной металл-оксид-полупроводниковой структуры, состоящего из двух инверторов с третьим состоянием, кристалла интегральной микросхемы, первого и второго входа инверторов, первой и второй входных шин, триггера, состоящего из двух групп транзисторов, которые включают четыре комплементарные пары РМОП и NМОП транзисторов, двух дополнительных РМОП транзисторов в первой группе транзисторов триггера, двух дополнительных NМОП транзисторов во второй группе транзисторов триггера, затвора РМОП транзистора в первой паре РМОП и NМОП транзисторов в первой группе транзисторов триггера, стока NМОП транзистора первой пары транзисторов, затвора NМОП транзистора второй пары РМОП и NМОП транзисторов первой группы, стока РМОП транзистора четвертой пары транзисторов. 3 з.п. ф-лы, 3 ил., 2 табл.
Многовходовой логический элемент комплементарной металл-оксид-полупроводниковой структуры декодера // 2616170
Изобретение относится к области вычислительной техники. Технический результат - повышение помехоустойчивости многовходового логического элемента при воздействии одиночной ядерной частицы. Для этого предложен многовходовой логический элемент комплементарной металл-оксид-полупроводниковой структуры декодера, который состоит из статических элементов ИЛИ-НЕ и статических элементов И-НЕ, соединенных между собой в цепочки чередующихся элементов так, что выходы элементов ИЛИ-НЕ соединены с входами последующих в цепочке элементов И-НЕ, выходы элементов И-НЕ соединены с входами последующих в цепочке элементов ИЛИ-НЕ. Многовходовой логический элемент снабжен компенсирующими транзисторами с каналами электронной проводимости и компенсирующими транзисторами с каналами дырочной проводимости. Стоковые области каждого компенсирующего транзистора размещены на кристалле интегральной микросхемы относительно стоковых областей транзисторов с каналами такой же проводимости каждого из предшествующих в цепочке элементов на расстоянии, обеспечивающем одновременное воздействие одиночной ядерной частицы на указанные области транзисторов. 2 з.п. ф-лы, 9 ил.
Изобретение относится к области вычислительной техники и может быть использовано в блоках многопортовых статических КМОП ОЗУ. Технический результат заключается в повышении надежности чтения данных из ячейки памяти при воздействии одиночной ядерной частицы в режиме, когда триггер ячейки памяти на основе двух групп транзисторов находится в неравновесном состоянии. Ячейка памяти комплементарной металл-оксид-полупроводниковой структуры ОЗУ, включающая триггер, состоящий из двух групп транзисторов, портов записи данных и портов чтения, размещенных на кристалле интегральной микросхемы, выходы портов записи данных соединены с соответствующими выводами двух групп транзисторов триггера, согласно изобретению ячейка снабжена двумя инверторами и двумя инверторами с третьим состоянием, при этом первые выводы первой и второй групп транзисторов триггера соединены с входом первого инвертора, вторые выводы первой и второй групп транзисторов триггера соединены с входом второго инвертора, третий вывод первой группы транзисторов триггера и третий вывод второй группы транзисторов триггера соединены, соответственно, с первыми входами первого и второго инверторов с третьим состоянием, выход первого инвертора соединен с вторым входом первого и третьим входом второго инверторов с третьим состоянием, выход второго инвертора соединен с третьим входом первого и вторым входом второго инверторов с третьим состоянием, выходы которых соединены с входами данных портов чтения. 1 з.п. ф-лы, 3 ил., 3 табл.
Изобретение относится к вычислительной технике. Технический результат заключается в повышении сбоеустойчивости к воздействию одиночных ядерных частиц без избыточного увеличения площади, занимаемой одной ячейкой памяти на кристалле в составе интегрального КМОП ОЗУ. Ячейка памяти комплементарной металл-оксид-полупроводниковой структуры ОЗУ состоит из пар NMOП и РМОП транзисторов, соединенных между собой, с шиной источника питания и линиями выборки и линиями данных и размещенных на кристалле интегральной микросхемы, причем транзисторы объединены в две группы, каждая из которых содержит одну пару NMOП и РМОП транзисторов с объединенными стоками, один NMOП транзистор и один РМОП транзистор, соединенные своими затворами с объединенными стоками этой пары, причем эти две группы транзисторов размещены на кристалле интегральной микросхемы одна от другой на расстоянии, равном или больше порогового расстояния, для исключения одновременного воздействия одиночной ядерной частицы на обе группы транзисторов с уровнем больше порогового. 1 з.п. ф-лы, 3 ил., 2 табл.
Изобретение относится к области вычислительной техники и может быть использовано в элементах управления микропроцессорных КМОП микросхемах и элементах считывания запоминающих устройств. Техническим результатом является повышение устойчивости к воздействию одиночных ядерных частиц без избыточного увеличения площади, занимаемой триггером на кристалле в составе интегральной КМОП микросхемы. Триггер состоит из пар NМОП и РМОП транзисторов, соединенных между собой, с шиной источника питания, линиями управления и выходными линиями, транзисторы объединены в два блока, каждый из которых содержит две группы из двух NМОП транзисторов и двух РМОП транзисторов, причем два блока транзисторов размещены на кристалле интегральной микросхемы один от другого на расстоянии, равном или больше порогового расстояния, для исключения одновременного воздействия одиночной ядерной частицы на оба блока транзисторов с уровнем больше порогового. 1 табл., 2 ил.
