Патенты автора Миронов Сергей Эльмарович (RU)

Изобретение относится к устройствам обработки цифровых данных для сложения или вычитания и может быть использовано в устройствах вычислительной техники и систем управления. Техническим результатом является повышение помехоустойчивости устройства. Устройство содержит восемь n-транзисторов с прямыми входами управления и семь р-транзисторов с инверсными входами управления, прямой и инверсный входы синхронизации, два информационных входа, выходы суммы и переноса, шины питания VDD и земли. 5 ил.

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих арифметических устройствах для выполнения операций умножения чисел. Техническим результатом является создание устройства, имеющего более высокое быстродействие и позволяющее работать с отдельными битами по ходу их формирования. Устройство содержит два блока, которые имеют ячеистую структуру и разбиты на колонки и ряды, элемент памяти, элементы управления записью информации и чтением информации из памяти. Первый блок является входным с числом колонок, равным сумме разрядов множимого и множителя и с числом рядов на один больше числа разрядов множимого. У второго блока число колонок и число рядов равно числу разрядов соответственно множимого и множителя. При этом используются ячейки четырех типов (ИЛИ, И, полусумматор, сумматор) с регистрами. 3 ил.

Изобретение относится к импульсной технике, а именно к бистабильным схемам с использованием в качестве активных элементов полевых транзисторов с внутренней положительной обратной связью, и может быть использовано в устройствах интерфейса ввода-вывода данных. Техническим результатом является создание более простого двухступенчатого ММ-триггера типа D с регулярной структурой за счет исключения общей обратной связи и организации локальных обратных связей в пределах каждой защелки ступеней триггера. Устройство содержит инверторы, комплементарные ключи, однотранзисторные ключи. 4 ил.

 


Наверх