Патенты автора Вербицкий Андрей Сергеевич (RU)

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в устранении временной избыточности на анализ и поиск неисправного канала, а также на программный переход на нижний вариант мажоритирования за счёт адаптивного мажоритирования элементов «n и более из (2n-1)». Технический результат достигается за счёт способа адаптивного мажоритирования элементов, заключающегося в том, что в системе формируют отказоустойчивую вычислительную систему, содержащую группу центральных процессоров, выходная информация с выходов которых мажоритируется одним из способов: 2 из 3, 3 и более из 5, 4 и более из 7 или 5 и более из 9 и т.д., а адаптивное мажоритирование в системе выполняют путем суммирования всех (2n-1) мажоритируемых двоичных сигналов; результат суммирования всех (2n-1) мажоритируемых двоичных сигналов сравнивается со значением n; после чего за значение результата мажоритирования принимается результат сравнения выхода сумматора со значением n. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для решения задач оптимизации. Техническим результатом является повышение быстродействия. Устройство содержит генератор тактовых импульсов, регистры, элементы И, элементы ИЛИ, схемы сравнения, блоки умножения, счетчики, сумматоры, триггер, элемент задержки. 1 ил.

 


Наверх