Патенты автора Макаров Юрий Сергеевич (RU)
Использование: для обработки оптической информации. Сущность изобретения заключается в том, что устройство считывания сигналов с фотоприемной матрицы инфракрасного излучения содержит входную ячейку с емкостным трансимпедансным усилителем с инвертирующим и неинвертирующим входами, выполненным на основе операционного усилителя с включенным параллельно в цепь отрицательной обратной связи накопительным конденсатором, столбцовую шину, столбцовый зарядочувствительный усилитель со вторым операционным усилителем и включенным параллельно в цепь отрицательной обратной связи конденсатором, дополнительно содержит вторую столбцовую шину, при этом одна столбцовая шина реализована в виде сигнальной столбцовой шины, а вторая столбцовая шина реализована в виде опорной столбцовой шины, емкостный трансимпедансный усилитель выполнен также с входом включения, в составе входной ячейки также выполнены транзистор начала интегрирования, транзистор сброса, первый и второй адресные транзисторы, транзистор начала интегрирования соединен своим истоком с инвертирующим входом емкостного трансимпедансного усилителя, являющимся инвертирующим входом операционного усилителя, и первой обкладкой накопительного конденсатора, своим стоком транзистор начала интегрирования соединен с катодом фотодиода, затвор транзистора начала интегрирования соединен с входом включения емкостного трансимпедансного усилителя, являющимся входом включения операционного усилителя, при этом указанные затвор и вход выполнены с возможностью подачи на них управляющего сигнала начала интегрирования, транзистор сброса своим стоком соединен с истоком транзистора начала интегрирования и первой обкладкой накопительного конденсатора, истоком транзистор сброса соединен с выходом емкостного трансимпедансного усилителя, являющимся выходом операционного усилителя, и второй обкладкой накопительного конденсатора, затвор транзистора сброса выполнен с возможностью подачи на него сигнала сброса входной ячейки, первый адресный транзистор своим стоком соединен с инвертирующим входом емкостного трансимпедансного усилителя, являющимся инвертирующим входом операционного усилителя, первой обкладкой накопительного конденсатора, истоком транзистора начала интегрирования, стоком транзистора сброса, исток первого адресного транзистора соединен с сигнальной столбцовой шиной, затвор первого адресного транзистора соединен с затвором второго адресного транзистора, причем затворы первого и второго адресного транзисторов выполнены с возможностью подачи на них сигнала считывания, второй адресный транзистор своим стоком соединен с выходом емкостного трансимпедансного усилителя, являющимся выходом операционного усилителя, со второй обкладкой накопительного конденсатора, с истоком транзистора сброса, а исток второго адресного транзистора соединен с опорной столбцовой шиной, неинвертирующий вход емкостного трансимпедансного усилителя, являющийся неинвертирующим входом операционного усилителя, выполнен с возможностью подачи на него опорного напряжения, в составе столбцового зарядочувствительного усилителя выполнен второй транзистор сброса, при этом столбцовый зарядочувствительный усилитель выполнен с инвертирующим и неинвертирующим входами, являющимися соответственно инвертирующим и неинвертирующим входами второго операционного усилителя, неинвертирующий вход столбцового зарядочувствительного усилителя соединен с опорной столбцовой шиной, выполненной с возможностью подачи на нее опорного напряжения, инвертирующий вход столбцового зарядочувствительного усилителя соединен с первой обкладкой включенного параллельно в цепь отрицательной обратной связи конденсатора, выполненного в виде линейного конденсатора с дискретным набором значений емкости, с сигнальной столбцовой шиной, со стоком второго транзистора сброса, исток второго транзистора сброса соединен со второй обкладкой включенного параллельно в цепь отрицательной обратной связи конденсатора, выполненного в виде линейного конденсатора с дискретным набором значений емкости, с выходом столбцового зарядочувствительного усилителя, являющегося выходом второго операционного усилителя, а затвор второго транзистора сброса выполнен с возможностью подачи на него сигнала сброса столбцового зарядочувствительного усилителя. Технический результат: обеспечение возможности снижения энергопотребления, улучшения однородности выходного сигнала. 2 н. и 3 з.п. ф-лы, 4 ил.
Изобретение относится к области интегральной микроэлектроники и предназначено для систем приема и обработки оптической информации. Ячейка устройства считывания фотоприемных матриц с аналого-цифровым преобразованием содержит входной узел, интегрирующую емкость с одной из обкладок, закороченной на землю, счетчик, триггер Шмитта, сдвиговый регистр. Счетчик реализован с отсутствием сброса, m-разрядным. Входной узел выполнен в составе трех полевых транзисторов. Первый транзистор, предназначенный для остановки счета, выполнен с возможностью подачи на его исток потенциала, равного по величине напряжению питания аналоговой части, на затвор - сигнала остановки счета, сток первого транзистора соединен с истоком второго транзистора, предназначенного для зарядки интегрирующей емкости. Сток его соединен со второй обкладкой интегрирующей емкости, затвор - с первым выходом триггера Шмитта и вторым входом m-разрядного счетчика. Третий транзистор предназначен для задания смещения фотодиода, выполнен с возможностью использования его затвора в качестве входа задания подпорогового режима транзистора и соединения его истока с фотодиодом. Сток третьего транзистора соединен со стоком второго транзистора, второй обкладкой интегрирующей емкости и с входом триггера Шмитта. С входом триггера Шмитта также соединены сток второго транзистора и вторая обкладка интегрирующей емкости. Первый выход триггера Шмитта соединен со вторым входом m-разрядного счетчика, а второй выход триггера Шмитта соединен с первым входом m-разрядного счетчика. Выход m-разрядного счетчика соединен m-разрядной шиной передачи данных с m-разрядным входом сдвигового регистра. В сдвиговом регистре выполнены также вход, предназначенный для соединения с выходом сдвигового регистра предыдущей ячейки, вход для подачи сигнала загрузки числа из счетчика в сдвиговый регистр, вход для подачи сигнала считывания информации из сдвигового регистра и вход для подачи инвертированного сигнала считывания информации из сдвигового регистра. Выход сдвигового регистра предназначен для соединения его с входом сдвигового регистра последующей ячейки. Ячейкой достигается снижение энергопотребления, количества управляющих сигналов, реализация последовательного, упрощенного, вывода данных и миниатюризация. 6 з.п. ф-лы, 8 ил.
