Патенты автора Владимиров Сергей Сергеевич (RU)
Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок. Технический результат изобретения заключается в снижении времени адресации и синхронизации адреса получателя путем осуществления одновременной синхронизации и адресации. Технический результат достигается за счет способа цикловой синхронизации с динамической адресацией получателя, при котором на передающей стороне формируют превдослучайную кодовую последовательность максимальной длины, задавая закон формирования и начальную фазу этой последовательности, при этом на передающей стороне псевдослучайную кодовую последовательность формируют из двух последовательных участков таким образом, что начальная фаза первого участка соответствует первой половине адреса получателя, а фаза второго участка скачкообразно сдвинута на величину, соответствующую второй половине адреса получателя, а на приемной стороне формируют адресную последовательность путем поиска начальной фазы псевдослучайной последовательности максимальной длины по «зачетному участку» методом двойственного базиса. 1 з.п. ф-лы, 5 ил.
Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок. Техническим результатом изобретения является обеспечение возможности исправления ошибок, в том числе и за пределами гарантированно исправляемой кратности ошибок, при сохранении возможности быстрой обработки кодовой комбинации. Устройство содержит блок обработки входной последовательности, блок вычисления информационных элементов, выполненный с возможностью вычисления информационных комбинаций на основе двойственного базиса, блок хранения вычисленных элементов, состоящий из n идентичных блоков памяти, и блок принятия решения, выполненный с возможностью принятия решения о наличии неисправляемой ошибки в принятой кодовой комбинации. 5 з.п. ф-лы, 10 ил., 1 прилож.
Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок. Техническим результатом изобретения является обеспечение возможности исправления ошибок, в том числе и за пределами гарантированно исправляемой кратности ошибок, при сохранении возможности быстрой обработки кодовой комбинации. Заявленное устройство содержит блок обработки входной последовательности, блок вычисления информационных элементов, выполненный с возможностью вычисления информационных комбинаций на основе двойственного базиса, блок хранения вычисленных элементов и блок принятия решения, содержащий блок поиска максимального значения счетчиков, блок вывода результата декодирования, блок вычисления разности между значениями счетчиков, блок сравнения с порогом. 4 з.п. ф-лы, 6 ил.
