Патенты автора СИМИДЗУ Наоки (JP)
ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО // 2643629
Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении включения запоминающего устройства в состав системы без увеличения количества выводов или уменьшения скорости работы. Полупроводниковое запоминающее устройство содержит блоки памяти, каждый из которых включает в себя массив ячеек памяти; линии слов, соединенные со строками в каждом из блоков памяти; первую схему-защелку адреса, которая предназначена для полного адреса строки, определяющего одну из линий слов, причем полный адрес строки включает в себя первый адрес строки и второй адрес строки; и вторую схему-защелку адреса, которая предназначена для полного адреса столбца, определяющего один из столбцов блока памяти, при этом первая схема-защелка адреса принимает первую команду и вторую команду и включает в себя первую схему-защелку, которая предназначена для первого адреса строки, и вторую схему-защелку, которая предназначена для второго адреса строки; первая схема-защелка фиксирует первый адрес строки в ответ на первую команду, вторая схема-защелка фиксирует второй адрес строки в ответ на вторую команду, причем первая схема-защелка и вторая схема-защелка являются отдельными друг от друга, и вторая схема-защелка адреса принимает вторую команду и фиксирует адрес столбца в ответ на вторую команду. 2 н. и 11 з.п. ф-лы, 13 ил.
ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО // 2641478
Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении количества сдвиговых регистров, используемых для запаздывания. Полупроводниковое запоминающее устройство, способное исполнять первый режим с первым запаздыванием и второй режим со вторым запаздыванием, большим, чем первое запаздывание, содержит блок контактных площадок, выполненный с возможностью принимать извне адрес и команду; первую схему задержки, выполненную с возможностью задерживать адрес на время, соответствующее первому запаздыванию; вторую схему задержки, включающую в себя сдвиговые регистры, соединенные последовательно и выполненные с возможностью задерживать адрес на время, соответствующее разнице между первым запаздыванием и вторым запаздыванием; и контроллер, выполненный с возможностью использовать первую схему задержки и вторую схему задержки при исполнении второго режима, причем первый режим и второй режим являются операциями записи или операциями считывания, и контроллер способен исполнять один из первого режима и второго режима. 11 з.п. ф-лы, 32 ил.
ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО // 2634217
Изобретение относится к полупроводниковым запоминающим устройствам. Техническим результатом является реализация запоминающего устройства, выполненного с возможностью высокоскоростной работы и обладающего большой емкостью. Устройство содержит блоки памяти, каждый из которых включает в себя массив ячеек памяти; линии слов, соединенные со строками каждого из блоков памяти; схему-защелку адреса, выполненную с возможностью фиксировать полный адрес для определения одной из линий слов, причем полный адрес включает в себя первый адрес и второй адрес; и управляющую схему, выполненную с возможностью игнорировать операцию сброса для первого адреса в качестве цели операции установки и перезаписывать первый адрес в соответствии с операцией установки при приеме первой команды для определения операции сброса для блока памяти и операции установки для первого адреса. 13 з.п. ф-лы, 10 ил.
Группа изобретений относится к энергонезависимым запоминающим устройствам. Техническим результатом является увеличение числа битов адреса без изменений спецификаций устройства. Устройство содержит матрицу ячеек запоминающего устройства с банками, причем каждый банк включает в себя строки, первые линии слова, предоставленные в соответствии со строками, схему-защелку адресов, которая защелкивает сигнал первого адреса строки, декодер строк, который активирует одну из первых линий слова, и схему управления, которая выполнена с возможностью исполнять первую операцию, которая активирует один из банков на основе сигнала адреса банка, когда загружается первая команда, и вторую операцию, которая защелкивает сигнал первого адреса строки в схеме-защелке адресов, и исполнять третью операцию, которая активирует одну из первых линий слова посредством декодера строк на основе сигнала второго адреса строки и сигнала первого адреса строки, защелкиваемых в схеме-защелке адресов, когда вторая команда загружается после первой команды. 2 н. и 33 з.п. ф-лы, 21 ил.
