Патенты автора Медведев Виктор Александрович (RU)
Изобретение относится к цифровой технике в области организации взаимодействия цифровой вычислительной машины (ЦВМ) с памятью и может быть использовано в космической, авиационной, кораблестроительной и других отраслях в качестве устройства для защиты зон памяти от несанкционированной записи во время штатной работы ЦВМ. Техническим результатом является обеспечение сохранности информации, записанной в определенных зонах памяти, от несанкционированной попытки переписи информации во время штатной работы ЦВМ. Заявленное изобретение представляет собой устройство, содержащее дешифратор, три элемента «И», три элемента «ИЛИ», инвертор, элементы «И-НЕ» и «ИЛИ-НЕ», при этом связи между элементами исключают возможность несанкционированной записи информации в зоны памяти. 1 ил.
Устройство преобразования информации // 2713709
Изобретение относится к цифровой технике в области обработки цифровой информации. Технический результат заключается в расширении арсенала средств того же назначения. Устройство преобразования информации, содержащее дешифратор кода операции, принимающий входной сигнал, определяющий команду процессора и вырабатывающий 8-, 16- и 32-разрядные команды загрузки и записи информации, из которых сигналы загрузки информации поступают на устройство управления приемом (УУПР), а сигналы записи информации - на устройство управления выдачей (УУВЫД), при этом все шесть команд поступают на формирователь обращений, из которого на выход устройства поступают сигналы: адреса байта, полуслова и слова, разрешения записи в память, выбора и обращения к запоминающим устройствам 8, 16 и 32 разрядов. 2 ил.
Изобретение относится к области обработки информации. Техническим результатом является создание устройства формирования приоритетов, включение которого в управляющую машину позволит повысить скорость обработки данных при одновременном обращении к общей памяти (ОП) нескольких устройств. Для этого в состав управляющей электронно-вычислительной машины (ЭВМ) входит несколько устройств: процессор, четыре канала ввода-вывода (КВВ), имеющие прямой доступ к ОП, и программно-временное устройство (ПВУ). Устройство формирования приоритетов (УФП) предназначено для разрешения конфликтных ситуаций при обращении к ОП. УФП устанавливает последовательность обращения к ОП от процессора и КВВ при одновременном запросе. КВВ имеют одинаковый приоритет по отношению друг к другу и более высокий приоритет по отношению к процессору. Процессор выполняет обработку информации, полученной КВВ от внешних датчиков, и формирует информацию для выдачи с помощью КВВ в управляющие органы системы. Обмен с внешними абонентами выполняют каналы ввода-вывода, причем каждый из четырех КВВ имеет свой набор абонентов. 2 ил., 2 табл.
СПОСОБ И УСТРОЙСТВО АСИНХРОННОГО ПОСЛЕДОВАТЕЛЬНОГО ИНТЕРФЕЙСА ОБМЕНА ИНФОРМАЦИЕЙ И ЕГО МОДИФИКАЦИИ // 2698285
Изобретение относится к цифровой технике в области обмена информацией. Технический результат заключается в создании надежного асинхронного интерфейса и необходимых для его работы контроллера и оконечного устройства (ОУ), которые обеспечат обмен 32-разрядными словами с высокой скоростью передачи информации с минимальным количеством сигналов между устройствами. Асинхронный последовательный интерфейс обмена (ИО) предназначен для обмена информацией между контроллером и оконечным устройством. Обмен информацией ведется 32-разрядными словами, разделенными на байты и дополненными стартовым и стоповым битами. Инициализатором обмена всегда выступает контроллер, который выдает командное слово (КС) для ОУ. В КС передается код операции (КОП), адрес ОУ и количество слов для обмена. Получив КС, ОУ сравнивает адрес в КС с собственным адресом, после чего выполняет его (адрес совпадает) или игнорирует (чужой адрес). Если в КОП заложена операция приема, то ОУ принимает указанное в КС количество слов данных (СД), если операция выдачи, то ОУ выдает указанное количество СД. 3 н. и 2 з.п. ф-лы, 10 ил.
Изобретение относится к цифровой технике. Техническим результатом является устройство, обеспечивающее синхронную запись в память каждой грани в системах с мажоритированием 2 из 3-х, в т.ч. при отказе одной из граней. Предлагаемое изобретение представляет собой устройство синхронизации работы граней в мажоритированных системах, в котором каждая грань содержит дешифратор, принимающий два сигнала управления задержкой, мажоритарный элемент, принимающий три сигнала заявки на запись в запоминающее устройство, из которых второй и третий сигналы поступают на пятый элемент «И», а первый - на инвертор и элемент «И-НЕ», связанный с пятым элементом «И» и принимающий мажоритированный сигнал, который также поступает на два триггера и два входа сдвигового регистра, принимающего рабочую частоту, также поступающую на два триггера; первый, второй, третий и четвертый элементы «И», принимающие сигналы от дешифратора и сдвигового регистра и отправляющие сигналы в элемент «ИЛИ», связанный с первым триггером, который также принимает сигнал с элемента «И-НЕ» и генерирует сигнал, поступающий на первый выход устройства и шестой элемент «И», принимающий сигнал от инвертора и связанный со вторым триггером, который генерирует сигнал, поступающий на второй выход устройства. 3 ил.
Устройство синхронизации двух ЭВМ // 2682402
Изобретение относится к цифровой технике в области обмена информацией для обеспечения синхронного обмена двух однотипных электронно-вычислительных машин. Техническим результатом изобретения является обеспечение синхронной работы двух ЭВМ для синхронного обмена информацией с высокой надежностью и защитой от сбоев в работе. Технический результат достигается за счет устройства синхронизации двух ЭВМ, включающего блок приема входной метки машинного цикла, блока приема разрешения синхронизации, который принимает внешний сигнал разрешения синхронизации и генерирует первый и второй разрешающий сигналы, которые поступают на выходной мультиплексор, первый и второй элементы «И», формирователь прерываний, который формирует выходные сигналы прерывания по метке машинного цикла, прерывания по сбросу разрешения синхронизации, сброса разрешения синхронизации, который поступает на первый и второй элементы «И», формирователь внутренней метки машинного цикла. 4 ил.
Устройство выравнивания входной информации // 2631153
Изобретение относится к области обмена информацией. Технический результат – создание устройства выравнивания входной информации. Для этого предложено устройство выравнивания входной информации, в котором формирователь частоты выдачи, формирователь частоты приема и счетчик сброса принимают два сигнала и сигнал частоты, при этом входные сигналы поступают в буфер обмена, а один сигнал на формирователь синхроимпульса, формирователь частоты выдачи и формирователь частоты приема связаны сигналами частоты с буфером обмена, при этом частота выдачи связана с формирователем выходных каскадов, а частота приема с счетчиком слова, который связан сигналом сброса с вторым «ИЛИ», который связан сигналом сброса с формирователем частоты приема и счетчиком слова, первый «ИЛИ» принимает входной сигнал сброс и связан сигналом сброса с формирователем частоты выдачи, буфером обмена, формирователем синхроимпульса, вторым «ИЛИ» и счетчиком сброса, который связан сигналом сброса с первым «ИЛИ», буфер обмена связан двумя сигналами с формирователем выходных каскадов, при этом один из сигналов поступает на формирователь синхроимпульса, который связан сигналом синхроимпульса с формирователем выходных сигналов, который является выходом. 4 ил.
