Патенты автора ПАНГАЛ Киран (US)
Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении эффективной емкости элемента памяти. Устройство определения события скачкообразного перехода содержит контроллер памяти, выбирающий целевую ячейку памяти для операции доступа к памяти и содержащий: модуль опроса для определения, происходит ли событие скачкообразного перехода во время интервала опроса интервала времени завершения считывания; и модуль обратной записи для обратной записи логической единицы в ячейку памяти во время интервала времени завершения считывания, в ответ на детектирование события скачкообразного перехода во время интервала времени завершения считывания; и схему переключателя, содержащую переключатель линии слова (WL) для подключения целевой WL к источнику напряжения выбора WL и переключатель линии битов (BL) для подключения целевой BL к источнику напряжения выбора BL; в котором контроллер памяти выполнен с возможностью управления схемой переключателя для частичного выключения, по меньшей мере, одного из переключателя WL и переключателя BL во время или близко к началу интервала опроса и для включения, по меньшей мере, одного из переключателя WL и переключателя BL, в ответ на детектирование события скачкообразного перехода во время интервала времени завершения считывания. 3 н. и 9 з.п. ф-лы, 4 ил.
СХЕМА СМЕЩЕНИЯ ПАМЯТИ С УЗЛАМИ ПЕРЕСЕЧЕНИЯ // 2651191
Группа изобретений относится к запоминающим устройствам и может быть использована для установления смещения ячейки памяти. Техническим результатом является уменьшение мощности, затрат энергии, размеров кристалла, времени задержки. Устройство содержит контроллер памяти, включающий в себя модуль управления линией слова (WL), и модуль управления линией битов (BL), при этом контроллер памяти выполнен с возможностью инициирования выбора целевой ячейки памяти; модуль опроса, выполненный с возможностью определения, была ли выбрана целевая ячейка памяти; и модуль смещения С-ячейки, выполненный с возможностью установления смещения С-ячейки, если целевая ячейка не выбрана. 3 н. и 16 з.п. ф-лы, 3 ил., 1 табл.
Группа изобретений относится к запоминающим устройствам и может быть использована для обновления ячеек памяти. Техническим результатом является повышение надежности перекрестной энергонезависимой памяти. Контроллер памяти для обновления значения напряжения ячейки памяти содержит логическую схему чтения, выполненную для чтения значения напряжения ячейки памяти в перекрестной энергонезависимой памяти, содержащей множество ячеек памяти, при этом во множестве ячеек памяти значения напряжения соответственно установлены равными первому пороговому напряжению или второму пороговому напряжению; и логическую схему записи, соединенную с логической схемой чтения и выполненную для обновления значения напряжения первой одной или более ячеек из множества ячеек памяти, которое установлено равным второму пороговому напряжению, без изменения значения напряжения второй одной или более ячеек из множества ячеек памяти, которое установлено равным первому пороговому напряжению. 3 н. и 14 з.п. ф-лы, 6 ил.
