Патенты автора ФОГТ Пит Д. (US)

Группа изобретений относится к области электроники и может быть использована для отображения адреса встроенного кода коррекции ошибки (ЕСС). Техническим результатом является экономия электроэнергии и уменьшение задержки доступа к данным. Устройство содержит процессор и логическую схему управления памятью, выполненную с возможностью приема запроса на доступ к данным в запоминающем устройстве, причем данные отображены на страницу памяти, содержащую множество строк кэш; смещения по меньшей мере части из множества строк кэш для встраивания в данные информации ЕСС; повторного отображения упомянутой части из множества строк кэш в другое местоположение в памяти и доступа к данным и информации ЕСС на странице памяти, при этом запоминающее устройство разделено на множество частичных массивов; запрос на запись направлен в выбранный частичный массив, логическую схему, выполненную с возможностью повторного отображения упомянутой части из множества строк кэш в заданное местоположение в выбранном частичном массиве, причем указанный частичный массив дополнительно содержит указанную информацию ЕСС, причем заданное местоположение соответствует верхней части указанного частичного массива. 3 н. и 15 з.п. ф-лы, 12 ил.

 


Наверх