Патенты автора Масленникова Ольга Анатольевна (RU)
Изобретение относится к области вычислительной техники. Технический результат заключается в повышении скорости обработки данных. Устройство содержит: генератор тактовых импульсов, первый элемент, первый счетчик, дешифратор, группу из m первых регистров 81…8m, группу из m вторых счетчиков 131…13m, первую схему сравнения, первый элемент задержки, второй элемент задержки, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки, включены матрица m*n первых триггеров 511…5mn, матрица m*n вторых элементов И 611…6mn, m сумматоров 71…7m, m первых регистров 81…8m, блок выбора максимального кода, m третьих элементов И 101…10m, m вторых триггеров 111…11m, m четвертых элементов И 121…12m, третий триггер, второй регистр, вторая схема сравнения, третий счетчик, пятый элемент И 19, третий элемент задержки. 1 ил.
Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение выбора оптимальных решений методом главного критерия. Раскрыто устройство для выбора оптимальных решений методом главного критерия, содержащее матрицу m*n первых элементов И 511…5mn, где m - число возможных вариантов, n - число параметров варианта, первый регистр 11, схему сравнения 12, второй регистр 14, выход второго регистра 14 подсоединен к первому входу схемы сравнения 12, дополнительно включены матрица m*n третьих регистров 611…6mn, m элементов НЕ 71…7m, m блоков элементов ИЛИ 81…8m, блок выбора максимального кода 9, шифратор 10, элемент задержки 13, генератор тактовых импульсов (ГТИ) 1, второй элемент И 2, счетчик 3, дешифратор 4, выход ГТИ 1 подсоединен к первому входу второго элемента И 2, выход которого подсоединен к первому входу счетчика 3, выход которого подсоединен к второму входу схемы сравнения 12 и к входу дешифратора 4, j-й (j=1…n) выход которого подсоединен к первым входам первых элементов И 5ij (i=1…m, j=1…n), выход каждого из которых подсоединен к одноименным входам блока элементов ИЛИ 8i (i=1…m), выход которого подсоединен к одноименному входу блока выбора максимального кода 9, i-й выход которого подсоединен к одноименному входу шифратора 10 и к входу элемента НЕ 7i, выход которого подсоединен к входам третьих регистров 6ij (i=l…m, j=1…n), выход которого подсоединен к второму входу одноименного первого элемента И 5jj (i=l…m, j=l…n), выход схемы сравнения 12 подсоединен через элемент задержки 13 к второму входу элемента И 2 и к второму входу счетчика 3, выход шифратора 10 подсоединен к входу первого регистра 11, выход которого является выходом 17 устройства. 1 ил.
