Патенты автора Лементуев Владимир Ануфриевич (RU)

Изобретение относится к области вычислительной техники и может быть использовано для реализации логических устройств на КМДП транзисторах. Технический результат заключается в упрощении устройства. Многовходовой логический элемент И содержит предзарядовый 1 и логический 2 транзисторы p-типа, тактовый 3 и дополнительный 4 транзисторы n-типа и ключевую цепь 5, состоящую из последовательно соединенных логических транзисторов n-типа, затворы которых подключены к логическим входам 6 устройства, первый вывод 7 ключевой цепи 5 соединен с затвором логического транзистора 2 p-типа, который включен между выходом 8 устройства и шиной питания 9, второй вывод 10 ключевой цепи 5 соединен с затвором тактового транзистора 3 n-типа, который включен между выходом устройства и шиной земли 11, дополнительный транзистор 4 n-типа, затвор которого соединен с выходом 8 устройства, включен между первым 7 и вторым выводами 10 ключевой цепи, предзарядовый транзистор 1, затвор которого соединен с выходом 8 устройства, включен между первым выводом 7 ключевой цепи 5 и шиной питания 9, а второй 10 вывод ключевой цепи 5 подключен к тактовой шине 12. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Технический результат заключается в упрощении конструкции динамического логического элемента. Технический результат достигается за счет того, что динамический логический элемент И-ИЛИ содержит тактовый 1, предзарядовый 2 и логический 3 транзисторы p-типа, тактовый 4 транзистор n-типа и логический блок 5, содержащий ключевые цепи 6, каждая из которых состоит из последовательно соединенных транзисторов n-типа, логические входы 7 элемента, выход 8 логического блока 5, тактовую шину 9, к которой подключен также затвор тактового транзистора 4 n-типа, выход 10 элемента и противофазную тактовую шину 11. 1 ил.

Изобретение относится к парафазному логическому элементу. Технический результат заключается в уменьшении потребляемой мощности в расчете на один такт. Логический элемент содержит два транзистора р-типа, первый тактовый транзистор n-типа и логический блок, включающий прямые и инверсные ключевые цепи, выполненные каждая из последовательно соединённых логических транзисторов n-типа, затворы которых подключены к парафазным логическим входам устройства таким образом, что только одна ключевая цепь нормально замкнута, а все другие - нормально разомкнуты, при этом первые выводы прямых ключевых цепей подключены к прямому выходу устройства, а первые выводы инверсных ключевых цепей подключены к инверсному выходу устройства, первый и второй транзисторы р-типа включены между шиной питания и соответственно прямым и инверсным выходами устройства, а затворы тех же транзисторов р-типа соединены соответственно с инверсным и прямым выходами устройства, вторые выводы прямых ключевых цепей логического блока через первый тактовый транзистор n-типа, затвор которого подключён к тактовой шине, соединены с шиной земли, также содержит второй тактовый транзистор n-типа, затвор которого подключён к тактовой шине, а вторые выводы инверсных ключевых цепей логического блока через второй тактовый транзистор n-типа также соединены с шиной земли. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано в системах тактовой синхронизации микропроцессорных устройств. Достигаемый технический результат - расширение функциональных возможностей путем генерирования сигналов типа меандра-трапеции, кроме сигналов типа синусоидальных. Кольцевой генератор на КМДП транзисторах содержит нечетное число инверторов, соединенных последовательно, причем выход последнего подключен к входу первого, первый инвертирующий элемент, содержащий последовательно соединенные транзисторы p-типа и n-типа, точка соединения которых являются выходом инвертирующего элемента, а также второй инвертирующий элемент, идентичный первому, затворы транзисторов р-типа первого и второго инвертирующих элементов подключены соответственно к входу и к выходу одного из инверторов, затвор транзистора n-типа первого инвертирующего элемента подключен к выходу второго инвертирующего элемента, а затвор транзистора n-типа второго инвертирующего элемента подключен к выходу первого инвертирующего элемента, причем выходы инвертирующих элементов являются выходами устройства. 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах для реализации арифметических устройств. Техническим результатом является повышение надежности. Устройство содержит логические транзисторы n-типа, предзарядовые транзисторы р-типа, инвертирующие элементы, каждый из которых содержит тактовый транзистор р-типа, логический транзистор р-типа и тактовый транзистор n-типа, шину питания, шину земли, логические выводы, логические входы, прямой и инверсный выходы. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Техническим результатом является уменьшение потребляемой мощности. Тактируемый логический элемент И-ИЛИ содержит предзарядовый транзистор 1 p-типа, тактовый транзистор 2 n-типа, тактовый транзистор 3 p-типа, логический транзистор 4 p-типа и логический блок 5, содержащий ключевые цепи 6-7, включенные параллельно между выходом 8 логического блока 5 и тактовой шиной 9. Каждая ключевая цепь состоит из последовательно соединенных транзисторов n-типа, затворы которых подключены к логическим входам 10 элемента. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах при реализации логических устройств. Технический результат - повышение быстродействия устройства. Устройство содержит тактовый КМДП инвертор и в каждом каскаде два транзистора сброса n-типа, два КМДП инвертора, элемент задержки и логический блок, ключевые цепи, выполненные из последовательно соединенных транзисторов n-типа, шины питания и земли. Элемент задержки содержит два инвертирующих элемента, каждый из которых содержит транзистор p-типа и транзистор n-типа. КМДП инверторы включены по схеме триггера. 2 ил.

Изобретение относится к вычислительной технике

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах для реализации логических устройств

Изобретение относится к области вычислительной техники и может быть использовано для реализации оперативной памяти в микропроцессорных системах

Изобретение относится к области вычислительной техники и может быть использовано для реализации ассоциативной памяти в микропроцессорных системах и ассоциативных процессорах

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических и арифметических устройств

Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах при реализации логических устройств

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств

Изобретение относится к вычислительной технике для использования в МДП интегральных схемах

Изобретение относится к цифровой вычислительной технике и может быть использовано в интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств

Изобретение относится к вычислительной технике

 


© Патентный поиск, поиск патентов на изобретения - FindPatent.RU 2012-2024
Политика конфиденциальности
Наверх