Патенты автора Передельский Геннадий Иванович (RU)

Изобретения относятся к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ. Триггерный логический элемент И/ИЛИ содержит семь транзисторов, шесть резисторов и источники постоянного напряжения, в него также введены двухэмиттерный n-p-n первый дополнительный транзистор, p-n-p второй дополнительный транзистор, дополнительный резистор. Коллектор первого дополнительного транзистора соединён с базой первого транзистора, выводы двух эмиттеров первого дополнительного транзистора образуют два входа для И-НЕ логического элемента, между базой первого дополнительного транзистора и выводом первого и третьего резисторов включен дополнительный резистор, эмиттер второго дополнительного транзистора подсоединен к общему выводу первого резистора и коллекторов первого, второго и третьего транзисторов, база второго дополнительного транзистора подключена к третьему резистору, коллектор второго дополнительного транзистора подсоединен к пятому транзистору и к пятому резистору, свободный вывод пятого резистора соединен с четвертым резистором и их вывод образует выход логического элемента. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элемента. Техническим результатом изобретения является повышение нагрузочной способности триггерного логического элемента И/И-НЕ. Триггерный логический элемент И/И-НЕ дополнительно содержит два дополнительных р-n-р-транзистора, один дополнительный n-р-n-двухэмиттерный транзистор и шесть дополнительных резисторов. Последовательно между собой включены первый дополнительный резистор, первый дополнительный р-n-р-транзистор и второй дополнительный резистор. Общий вывод коллектора первого дополнительного транзистора и второго дополнительного резистора подключен к базе третьего транзистора. База первого дополнительного транзистора соединена с общим выводом третьего резистора и коллекторами второго и третьего транзисторов. Последовательно включены второй дополнительный р-n-р-транзистор и третий дополнительный резистор. Эмиттер второго дополнительного транзистора подсоединен к общему выводу первого дополнительного резистора и эмиттера первого дополнительного транзистора. База второго дополнительного транзистора соединена с общим выводом первого резистора и коллекторов первого и четвертого транзисторов. Общий вывод коллектора второго дополнительного транзистора и третьего дополнительного резистора подключен к базе четвертого транзистора. Общий вывод эмиттеров пятого и шестого транзисторов заземлен. База пятого транзистора соединена с дополнительным четвертым резистором. База шестого транзистора соединена с дополнительным пятым резистором. Свободный вывод дополнительного пятого резистора подключен к коллектору пятого транзистора, свободным выводам четвертого и дополнительного второго резисторов и их общий вывод образует относительно «земли» инвертирующий выход логического элемента. Коллектор шестого транзистора подсоединен к свободным выводам пятого и дополнительных третьего и четвертого резисторов и их общий вывод образует относительно «земли» неинвертирующий выход логического элемента. Выводы эмиттеров дополнительного n-р-n-двухэмиттерного транзистора образуют относительно «земли» два входа логического элемента. К базе дополнительного n-р-n-двухэмиттерного транзистора подсоединен шестой дополнительный резистор. Свободный вывод шестого дополнительного резистора подключен к свободному выводу первого дополнительного резистора и общему выводу первого и третьего резисторов и выхода источника питающего напряжения. Коллектор дополнительного n-р-n-двухэмиттерного транзистора соединен с базой первого транзистора. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, выполненных на D триггерах. Техническим результатом изобретения является повышение нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах. Триггерный асинхронный D триггер на полевых транзисторах дополнительно содержит пять резисторов и источник опорного постоянного напряжения. Первый резистор включен между положительным выводом источника постоянного питающего напряжения и общим выводом стоков первого и третьего полевых транзисторов. Второй резистор включен между «землей» и общим выводом истоков и подложек первого и второго полевых транзисторов. Третий резистор включен между стоком второго полевого транзистора и общим выводом первого резистора и положительного вывода источника постоянного питающего напряжения. Один из выводов четвертого резистора подключен к общему выводу истока и подложки третьего полевого транзистора. Один из выводов пятого резистора подсоединен к стоку четвертого полевого транзистора и их общий вывод подключен к затвору третьего полевого транзистора. Свободные выводы четвертого и пятого резисторов соединены вместе и их общий вывод образует относительно «земли» выход Q триггера. Затвор четвертого транзистора подсоединен к общему выводу первого резистора, стоков первого и третьего полевых транзисторов. Общий вывод истока и подложки четвертого полевого транзистора подсоединен к общему выводу третьего резистора и стока второго транзистора. Минусовой вывод источника опорного постоянного напряжения заземлен, его плюсовой вывод соединен с затвором второго полевого транзистора. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента И/ИЛИ. Триггерный логический элемент И/ИЛИ содержит семь транзисторов, шесть резисторов и два источника постоянного напряжения, в него также введены двухэмиттерный n-p-n первый дополнительный транзистор, p-n-p второй дополнительный транзистор, дополнительный резистор и изменено включение элементов, коллектор первого дополнительного транзистора соединён с базой первого транзистора, два вывода двухэмиттерного первого дополнительного транзистора образуют два входа для И логического элемента, между базой первого дополнительного транзистора и выходом источника питающего постоянного напряжения включен дополнительный резистор, эмиттер второго дополнительного транзистора подсоединен к общему выводу третьего резистора и коллектора четвертого транзистора, база второго дополнительного транзистора подключена к общему выводу первого резистора, коллекторов первого, второго, третьего и пятого транзисторов, коллектор второго дополнительного транзистора подсоединен к базе пятого транзистора, к пятому резистору, свободный вывод пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом изобретения является повышение нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ. Триггерный логический элемент И-НЕ/ИЛИ-НЕ дополнительно содержит четыре дополнительных транзистора и четыре дополнительных резистора. Первый и второй дополнительные транзисторы (оба n-p-n) включены между собой параллельно. Общий вывод коллекторов первого и второго дополнительных транзисторов подсоединён к общему выводу второго резистора, коллектора второго транзистора и эмиттера третьего дополнительного транзистора. Каждый вывод баз первого и второго дополнительных транзисторов образует относительно «земли» соответственно первый и второй вход логического элемента для реализации операции ИЛИ-НЕ. Первый дополнительный резистор включен между общим выводом эмиттеров первого и второго дополнительных транзисторов и «землей». Общий вывод коллектора третьего дополнительного транзистора и второго дополнительного резистора соединён с базой третьего транзистора. Третий дополнительный резистор подключен к эмиттеру третьего транзистора. Коллектор четвёртого дополнительного транзистора (n-p-n) соединён с общим выводом коллектора четвёртого транзистора, второго, третьего дополнительных резисторов и выходом логического элемента. База четвёртого дополнительного транзистора подсоединена к общему выводу эмиттеров первого, второго дополнительных транзисторов и первого дополнительного резистора. Эмиттер четвёртого дополнительного транзистора заземлён. Четвёртый дополнительный резистор включён между «землей» и общим выводом четвёртого резистора, коллектора третьего транзистора и базы третьего дополнительного транзистора. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом изобретения является повышение нагрузочной способности триггерного логического элемента ИЛИ/ИЛИ-НЕ на полевых транзисторах. Триггерный логический элемент ИЛИ/ИЛИ-НЕ на полевых транзисторах содержит параллельно соединённые два полевых транзистора с индуцированными каналами n-типа, третий и четвёртый полевые транзисторы с индуцированными p-каналами, два дополнительных полевых транзистора, восемь резисторов и источник питающего постоянного напряжения. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в повышении нагрузочной способности триггерного логического элемента ИЛИ/ИЛИ-НЕ. Технический результат достигается тем, что сила электрического тока внешней нагрузки и по неинвертирующему выходу, и по инвертирующему выходу почти равна сумме силы токов двух транзисторов, что повышает нагрузочную способность этого логического элемента. Триггерный логический элемент ИЛИ/ИЛИ-НЕ содержит девять транзисторов, двенадцать резисторов, источник питающего постоянного напряжения 1 и источник 8 опорного постоянного напряжения, являющийся маломощным источником постоянного напряжения повышенной стабильности, в том числе параллельно включенные первый и второй n-p-n транзисторы 2 и 3, выводы баз которых образуют относительно «земли» два входа х1 и х2 логического элемента, первый и второй резисторы 4, 5, последовательно включенные третьи резистор 6 и n-p-n транзистор 7, источник 8 опорного напряжения, последовательно включенные четвертые n-p-n транзистор 9, резистор 10 и шестой n-p-n транзистор 11, общий вывод резистора 10 и коллектора транзистора 11 образует относительно «земли» неинвертирующий выход логического элемента; последовательно включенные дополнительные первые резистор 12 и p-n-p транзистор 13 и второй резистор 14; последовательно включенные дополнительные второй p-n-p транзистор 15 и третий резистор 16; последовательно включенные пятые резистор 17 и n-p-n транзистор 18, и шестой резистор 19 и третий дополнительный n-p-n транзистор 20. Общий вывод резистора 19, коллектора транзистора 20 и резистора 16 образует инвертирующий выход логического элемента. Первый триггер образован на транзисторах противоположного типа проводимости 9, 13. Второй триггер образован на транзисторах 15 и 18. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в повышении нагрузочной способности триггерного логического элемента ИЛИ-НЕ. Триггерный логический элемент ИЛИ-НЕ реализован с использованием пяти транзисторов, пяти резисторов, источника питающего постоянного напряжения и источника опорного постоянного напряжения в виде маломощного источника повышенной стабильности, при этом эмиттер дополнительного пятого p-n-p транзистора подсоединен к общему выводу первого резистора, коллекторов первого и второго транзисторов, база дополнительного транзистора подключена к общему выводу третьего резистора, коллекторов третьего и четвертого транзисторов, коллектор дополнительного транзистора подсоединен и к базе четвертого транзистора, и к одному из двух выводов пятого резистора, свободный вывод этого пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в обеспечении асинхронного D триггера, характеризующегося повышенной нагрузочной способностью при относительной простоте схемного решения. Асинхронный D триггер содержит четыре транзистора, пять резисторов и два источника постоянного напряжения. При этом цепь внешней нагрузки образована с использованием двух транзисторов разного типа проводимости и ток внешней нагрузки определяется суммой токов этих транзисторов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в повышении нагрузочной способности триггерного логического элемента И/И-НЕ на полевых транзисторах. Триггерный логический элемент И/И-НЕ на полевых транзисторах содержит шесть полевых транзисторов, восемь резисторов и источник питающего постоянного напряжения. Получение технического результата при осуществлении изобретения обеспечено тем, что в схеме логического элемента сила электрического тока внешней нагрузки и на неинвертирующем и на инвертирующем выходах равна сумме силы токов двух полевых транзисторов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ на полевых транзисторах. Сущность: триггерный логический элемент НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ на полевых транзисторах содержит восемь полевых транзисторов, восемь резисторов и источник питающего постоянного напряжения. При этом схема логического элемента реализована таким образом, что сила электрических токов внешних нагрузок и на первом и на втором выходах равна сумме силы токов двух полевых транзисторов. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в расширении арсенала технических средств за счет обеспечения логического элемента И-НЕ с повышенной нагрузочной способностью. Сущность: триггерный логический элемент И-НЕ содержит пять транзисторов, шесть резисторов и два источника постоянного напряжения с соответствующими взаимосвязями. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ. Для этого предложена схема триггерного логического элемента НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ с соответствующими элементами и связями. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента И/ИЛИ на полевых транзисторах. Сущность: триггерный логический элемент И/ИЛИ на полевых транзисторах содержит шесть полевых транзисторов, пять резисторов и источник питающего постоянного напряжения. Предложенное соединение элементов обеспечивает силу тока внешней нагрузки, равной сумме токов двух транзисторов, что обеспечивает достижение указанного результата. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ на полевых транзисторах. Сущность: триггерный логический элемент И-НЕ/ИЛИ-НЕ на полевых транзисторах содержит шесть полевых транзисторов, пять резисторов и источник питающего постоянного напряжения. Предложенное соединение элементов обеспечивает силу тока внешней нагрузки равной сумме токов двух транзисторов (7 и 10), что обеспечивает достижение указанного результата. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента И/ИЛИ. Для этого предложен триггерный логический элемент И/ИЛИ, который содержит шесть транзисторов, восемь резисторов и источник питающего постоянного напряжения. Новым является то, что введены два дополнительных транзистора, четыре дополнительных резистора и изменено включение элементов. 3 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров. Технический результат: упрощение двухступенчатого D триггера. Для этого предложен триггерный двухступенчатый D триггер на полевых транзисторах, который содержит пятнадцать полевых транзисторов, двенадцать резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены семь дополнительных полевых транзисторов, двенадцать дополнительных резисторов и изменено включение элементов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного синхронного R-S триггера. Для этого в него введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор (n-p-n), первый дополнительный резистор и второй дополнительный транзистор (n-p-n), между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор (p-n-p), последовательно соединены четвёртый дополнительный транзистор (n-p-n) и третий дополнительный резистор, также последовательно включены пятый дополнительный транзистор (n-p-n) и четвёртый дополнительный резистор, выход R-S триггера относительно «земли» (выход ) образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента И. Для этого предложен триггерный логический элемент И, который содержит четыре транзистора, семь резисторов и источник питающего постоянного напряжения. Новым является то, что введены два транзистора и четыре резистора. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента И/И-НЕ. Для этого предложен триггерный логический элемент И/И-НЕ, который содержит восемь транзисторов, двенадцать резисторов и источник питающего постоянного напряжения. Новым является то, что введены четыре дополнительных транзистора и восемь дополнительных резисторов, последовательно между собой включены первый дополнительный транзистор (n-p-n) и первый дополнительный резистор. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ/ИЛИ-НЕ. Для этого предложен триггерный логический элемент ИЛИ/ИЛИ-НЕ, который содержит восемь транзисторов, одиннадцать резисторов и источник питающего постоянного напряжения. Новым является то, что изменено включение элементов, введены два дополнительных p-n-p транзистора и шесть дополнительных резисторов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием T триггеров, регистров и счётчиков импульсов. Технический результат: повышение нагрузочной способности триггерного асинхронного T триггера. Сущность: триггерный асинхронный T триггер содержит шестнадцать транзисторов, двадцать восемь резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены двенадцать дополнительных транзисторов и одиннадцать дополнительных резисторов, последовательно между собой включены первый дополнительный резистор и первый дополнительный (p-n-p) транзистор. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат заключается в повышении нагрузочной способности триггерного двухступенчатого R-S триггера. Триггерный двухступенчатый R-S триггер содержит шестнадцать транзисторов, двадцать резисторов и источник питающего постоянного напряжения, в него также введены двенадцать дополнительных транзисторов и двенадцать дополнительных резисторов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом является повышение нагрузочной способности триггерного логического элемента И на полевых транзисторах. Устройство содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров. Технический результат: повышение нагрузочной способности триггерного двухступенчатого D триггера. Сущность: триггерный двухступенчатый D триггер содержит шестнадцать транзисторов, девятнадцать резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены двенадцать дополнительных транзисторов и одиннадцать дополнительных резисторов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, содержащих сумматоры чисел. Техническим результатом является повышение нагрузочной способности устройства. Устройство содержит шесть полевых транзисторов, шесть резисторов и источник питающего постоянного напряжения. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ-НЕ. Для этого предложен триггерный логический элемент ИЛИ-НЕ, который содержит пять транзисторов, шесть резисторов и источник питающего постоянного напряжения. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом является повышение нагрузочной способности триггерного логического элемента ИЛИ. Устройство содержит пять транзисторов n-p-n типа, транзистор p-n-p типа, семь резисторов и источник питающего постоянного напряжения. 2 ил.

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах. Для этого предложен триггерный логический элемент ИЛИ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат - повышение нагрузочной способности триггерного логического элемента НЕ. Для этого предложен триггерный логический элемент НЕ, который содержит шесть транзисторов, шесть резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены три дополнительных транзистора и три дополнительных резистора. 2 ил.

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля и определения параметров двухполюсников. Технический результат: повышение точности при дистанционных измерениях за счет уменьшения составляющей погрешности от ошибки значения емкости соединительной линии и от нестабильности этой ёмкости. Сущность: мостовой измеритель содержит последовательно соединённые генератор импульсов с изменением напряжения по закону степных функций, измерительную цепь, аналоговый сумматор, нуль-индикатор, первую линию связи для информативного сигнала, вторую линию связи для питающего сигнала, операционный усилитель, дополнительный резистор. Первый вывод сигнального провода первой линии связи соединён с общим выводом первого и второго резисторов первого двухполюсника, второй вывод этого сигнального провода соединён с общим выводом третьего резистора и второго конденсатора второго двухполюсника. Общий вывод первого резистора и первого конденсатора первого двухполюсника подключен к первому выводу сигнального провода второй линии связи, второй вывод этого сигнального провода соединён с первым (сигнальным) выходом генератора импульсов. Несигнальные проводники первой и второй линий связи заземлены. Общий вывод второго вывода сигнального провода первой линии связи и общего вывода третьего резистора и второго конденсатора второго двухполюсника соединён с инвертирующим входом операционного усилителя. Общий вывод третьего и четвёртого резисторов второго двухполюсника подключен к выходу операционного усилителя. Дополнительный резистор включен между неинвертирующим входом операционного усилителя и «землёй». Первый вход аналогового сумматора соединён с общим выводом второго вывода сигнального провода второй линии связи и первого (сигнального) выхода генератора импульсов. Второй вход сумматора подключен к общему выводу третьего, четвертого резисторов и выходу операционного усилителя. Общая шина аналогового сумматора заземлена, выход сумматора соединён с входом нуль-индикатора. 1 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах. Это достигается тем, что в триггерный логический элемент НЕ на полевых транзистора введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, общий вывод первого дополнительного резистора, истока и подложки второго полевого транзистора соединен со стоком первого полевого транзистора, общий вывод третьего дополнительного резистора и стока дополнительного полевого транзистора соединен с затвором второго полевого транзистора, затвор последнего транзистора соединен с общим выводом второго дополнительного резистора и стока второго полевого транзистора, свободный вывод четвертого дополнительного резистора подключен к свободному выводу второго дополнительного резистора и их общий вывод образует выход логического элемента относительно «земли», пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, затвора второго полевого транзистора и стока дополнительного плевого транзистора. 2 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием R-S триггеров. Технический результат: повышение нагрузочной способности триггерного синхронного R-S триггера на полевых транзисторах. Для этого предложен триггерный синхронный R-S триггер на полевых транзисторах, который содержит пять полевых транзисторов, четыре резистора и источник питающего постоянного напряжения. Новым является то, что в него введены четыре резистора, дополнительный полевой транзистор с индуцированным каналом p-типа и изменено соединение элементов. 1 ил., 1 табл.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах. Техническим результатом является упрощение устройства. Устройство содержит шесть транзисторов, девять резисторов и источник питающего постоянного напряжения. 1 ил., 1 табл.

Изобретение относится к информационно-измерительной технике. Технический результат заключается в уменьшении ошибки, связанной с реальным и конечным значением коэффициента усиления операционного усилителя. Коммутатор напряжений содержит источник входного напряжения, операционный усилитель, резистор нагрузки, два управляемых ключа, источник постоянного положительного и постоянного отрицательного напряжения и формирователь управляющих напряжений, общая шина источника входного напряжения заземлена, а выход соединен с неинвертирующим входом операционного усилителя, первый вывод резистора нагрузки и общие шины формирователя управляющих напряжений и двух источников постоянного напряжения заземлены, два вывода резистора нагрузки образуют выход управляемого коммутатора напряжений, управляющий вход первого управляемого ключа соединен с первым выходом формирователя управляющих напряжений, второй выход этого формирователя соединен с управляющим входом второго управляемого ключа, на вход формирователя управляющих напряжений подаются управляющие сигналы, и дополнительный операционный усилитель, вывод этого усилителя для подключения отрицательного напряжения соединен с общим выводом второго управляемого ключа и выводом имеющегося усилителя для подключения отрицательного напряжения. 1 ил.

Изобретение относится к промышленной электронике, импульсной технике и схемотехнике и может быть использовано для интегрирования последовательностей импульсных сигналов различной формы и для формирования импульсов с изменением напряжения в течение их длительности по закону степенных функций. Техническим результатом является уменьшение погрешности интегрирования при использовании последовательностей импульсных входных сигналов. Устройство содержит два операционных усилителя, два резистора, конденсатор, четыре управляемых ключа, формирователь управляющих импульсов, инвертор и блок двух источников постоянных питающих напряжений. 1 ил.

Изобретение относится к контрольно-измерительной технике, автоматике и промышленной электронике и может быть использовано для контроля и определения параметра объектов измерения, а также физических величин посредством параметрических датчиков. Технический результат: уменьшение погрешности измерения за счет исключения составляющей погрешности от паразитной емкости относительно «земли» незаземлённого многоэлементного двухполюсника, а также нестабильности этой паразитной емкости за счёт использования только заземлённых многоэлементных двухполюсников. Сущность: мостовой измеритель параметров двухполюсников содержит последовательно соединённые генератор импульсов с изменением напряжения по закону степных функций, мостовую электрическую цепь и нуль-индикатор. Новым является то, что в него введён дополнительный конденсатор и изменено соединение элементов, двухэлементная цепь из последовательно соединённых конденсатора и резистора перенесена из первой ветви мостовой цепи во вторую ветвь, свободный вывод конденсатора этой цепи соединён с общим выводом одиночного резистора, второго вывода выхода мостовой цепи и первой клеммы для подключения двухполюсников объектов измерения, свободный вывод резистора двухэлементной цепи заземлён, параллельно последнему резистору включен дополнительный конденсатор. 1 ил.

Изобретение относится к схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента И-НЕ. Для этого предложен триггерный логический элемент И-НЕ, содержащий пять транзисторов, семь резисторов и источник питающего напряжения. При этом в него введены дополнительный транзистор (p-n-p) и три дополнительных резистора, дополнительный транзистор и первый дополнительный резистор включены последовательно, эмиттер дополнительного транзистора соединен с общим выводом второго резистора и коллектора второго транзистора, база дополнительного транзистора подключена к общему выводу четвертого резистора и коллектора четвертого транзистора, общий вывод коллектора дополнительного транзистора и первого дополнительного резистора соединен с базой четвертого транзистора, свободный вывод первого дополнительного резистора подключен к выходу устройства, второй дополнительный резистор включен между эмиттером четвертого транзистора и выходом устройства, а третий дополнительный резистор - между «землей» и общим выводом четвертого резистора, коллектора четвертого транзистора и базы дополнительного транзистора. 1 ил., 1 табл.

Изобретение относится к радиотехнике, схемотехнике и промышленной электронике. Технический результат: повышение нагрузочной способности триггера. Для этого триггер на полевых транзисторах противоположного типа проводимости содержит два полевых транзистора с индуцированными каналами n-типа и p-типа, четыре резистора, конденсатор и источник питающего постоянного напряжения. Первый резистор включен между выходом источника питающего постоянного напряжения и стоком первого полевого транзистора, один из выводов второго резистора соединён с истоком этого транзистора, третий резистор включен между истоком второго полевого транзистора и общим выводом первого резистора и выхода источника питающего постоянного напряжения, один из выводов четвёртого резистора соединён со стоком второго полевого транзистора, а второй вывод - со свободным выводом второго резистора, затвор первого полевого транзистора подключен к общему выводу четвёртого резистора и стока второго полевого транзистора, а затвор второго полевого транзистора соединён с общим выводом первого резистора, конденсатора и стока первого полевого транзистора, выход триггера относительно «земли» образует общий вывод второго и четвертого резисторов. 1 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат - повышение в общем случае нагрузочной способности триггерного логического элемента И-НЕ на полевых транзисторах. Для этого предложен триггерный логический элемент И-НЕ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах. Технический результат - повышение нагрузочной способности триггерного логического элемента ИЛИ-НЕ на полевых транзисторах. Для этого предложен триггерный логический элемент ИЛИ-НЕ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, выполненных на R-S триггерах. Технический результат - повышение нагрузочной способности триггерного асинхронного R-S триггера на полевых транзисторах. Для этого предложен триггерный асинхронный R-S триггер на полевых транзисторах, который содержит четыре полевых транзистора, четыре резистора и источник питающего постоянного напряжения. Новым является то, что в него введены четыре резистора, дополнительный полевой транзистор с индуцированным каналом p-типа и изменено соединение элементов. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного синхронного D триггера на полевых транзисторах. Для этого в триггерный синхронный D триггер введены два дополнительных полевых транзистора, семь резисторов и изменено соединение элементов, вывод затвора первого дополнительного транзистора образует относительно «земли» вход синхронизации С синхронного триггера, один из выводов первого резистора подключен к общему выводу стока первого транзистора и затвора третьего транзистора, второй резистор включен между стоком третьего транзистора и общим выводом истока и подложки четвертого транзистора, один из выводов третьего резистора подсоединен к общему выводу первого резистора и стока второго транзистора, один из выводов четвертого резистора подключен к общему выводу выхода источника питающего постоянного напряжения, один из выводов пятого образует относительно «земли» выход Q синхронного триггера, один из выводов шестого резистора подключен к общему выводу четвертого резистора, один из выводов седьмого резистора соединен с общим выводом стока четвертого транзистора и затвора второго дополнительного транзистора. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, выполненных на R-S триггерах. Технический результат - упрощение триггерного асинхронного R-S триггера. Для этого предложен триггерный асинхронный R-S триггер, который содержит пять транзисторов, шесть резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены три дополнительных (n-p-n) транзистора и два дополнительных резистора, а также определены входы и выход R-S триггера. 1 ил., 1 табл.

Изобретение относится к схемотехнике, промышленной электронике, автоматике и информационно-измерительной технике. Технический результат заключается в уменьшении ошибки операции выборки. Устройство выборки и хранения содержит источник входного напряжения, два операционных усилителя, запоминающий конденсатор, два управляемых ключа, формирователь двух управляющих напряжений и источник двух постоянных питающих напряжений. 1 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного синхронного D триггера. Для этого в него введены пять дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены третий дополнительный транзистор (n-p-n), второй дополнительный резистор и четвертый дополнительный транзистор (n-p-n), также последовательно между собой включены пятый дополнительный транзистор (n-p-n) и третий дополнительный резистор, база пятого дополнительного транзистора соединена с коллектором первого дополнительного транзистора, а его коллектор - с общим выводом третьего резистора и эмиттера второго транзистора, свободный вывод третьего дополнительного резистора подключен к общему выводу второго дополнительного резистора и коллектора четвёртого дополнительного транзистора, четвёртый дополнительный резистор включен между «землей» и общим выводом второго и четвёртого резисторов, общий вывод второго, четвёртого и четвёртого дополнительного резисторов образует относительно «земли» выход (Q) синхронного триггера. 1 ил.

Изобретение относится к контрольно-измерительной технике, автоматике и промышленной электронике и может быть использовано для контроля и определения параметров объектов измерения, а также физических величин посредством параметрических датчиков. Технический результат – обеспечение у мостового измерителя сочетания и возможность раздельно уравновешивать мостовую цепь только регулируемыми образцовыми резисторами и расширение функциональных возможностей, которое заключается в возможности определять параметры не только эквивалентных, но и обратных двухполюсников объектов измерения, а также возможность определять, в принципе (теоретически), неограниченное количество параметров этих двухполюсников. 1 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного синхронного R-S триггера. Для этого в него введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор (n-p-n), первый дополнительный резистор и второй дополнительный транзистор (n-p-n), между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор (p-n-p), последовательно соединены четвёртый дополнительный транзистор (n-p-n) и третий дополнительный резистор, также последовательно включены пятый дополнительный транзистор (n-p-n) и четвёртый дополнительный резистор, выход R-S триггера относительно «земли» (выход ) образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов. 1 ил.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера. Для этого предложен триггерный асинхронный D-триггер, который содержит семь транзисторов, семь резисторов и источник питающего постоянного напряжения, и в него введены пять дополнительных транзисторов и три дополнительных резистора, вывод эмиттера первого транзистора (n-p-n) образует относительно «земли» вход триггера (вход D), а база его подключена к базе второго транзистора (p-n-p), между эмиттером этого последнего транзистора и выходом источника питающего постоянного напряжения включен первый резистор, между собой последовательно включены третий транзистор (n-p-n) и второй резистор, последовательно между собой соединены четвертый транзистор (n-p-n) и третий резистор, выход D-триггера относительно «земли» образует общий вывод коллектора пятого транзистора, второго и четвертого резисторов. 1 ил., 1 табл.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах. Для этого триггерный асинхронный D триггер на полевых транзисторах содержит пять полевых транзисторов, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять резисторов и дополнительный полевой транзистор, первый резистор включен между стоком второго полевого транзистора и общим выводом стока первого полевого транзистора и затвора третьего полевого транзистора, один из выводов второго резистора подключен к выходу источника питающего постоянного напряжения, второй его вывод подсоединен к стоку дополнительного полевого транзистора и их общий вывод соединен с затвором четвертого транзистора, между собой вместе включены сток четвертого полевого транзистора, затвор дополнительного транзистора и один из выводов пятого резистора, другой вывод последнего резистора соединен со свободным выводом третьего резистора и их общий вывод образует выход относительно «земли» асинхронного D триггера, а вход его относительно «земли» образует общий вывод затворов первого и второго полевых транзисторов. 1 табл., 1 ил.

 


Наверх