Патенты автора Писарев Александр Дмитриевич (RU)
Изобретение относится к области микро- и наноэлектроники. Технический результат заключается в обеспечении высокой степени интеграции элементов, малого энергопотребления и высокого быстродействия устройства. 3D запоминающая матрица на основе комплементарной мемристорно-диодной ячейки, представляющая собой электронное интегральное устройство с энергонезависимой памятью, причем электронное интегральное устройство с энергонезависимой памятью представляет собой 3D структуру, образованную из нанесенных друг на друга комбинированных кроссбаров, состоящих из запоминающих ячеек, содержащих два мемристора с общим электродом, соединенным с одним из контактов диода Зенера, и образующихся в пересечении двух параллельных проводников с одной стороны кроссбара, объединяющих соответствующие электроды мемристоров ячеек в столбцы, и одного ортогонального к ним проводника с другой стороны, объединяющего контакты диодов Зенера соседних ячеек в строки, причем соседние кроссбары ориентированы зеркально по отношению друг к другу и имеют общие шины строк или столбцов. 5 ил.
Использование: для создания сверхбольшой логической матрицы с энергонезависимой памятью и высокой степенью интеграции элементов. Сущность изобретения заключается в том, что многослойная логическая матрица на основе мемристорной коммутационной ячейки, представляющая собой электронное интегральное устройство на основе логических элементов ИЛИ-НЕ, в котором архитектура электрических цепей является трехмерной, а само устройство образовано перпендикулярно ориентированными пластами, коммутируемыми через мемристивные кроссбары, и состоит из ячеек с последовательно формируемыми слоями: монокристаллического кремния со сквозными проводниками по технологии монолитной 3D интеграции; слоем планарных КМОП инверторов, каждый из которых образован двумя комплементарными полевыми транзисторами с объединенными затворами - входом инвертора, объединенными стоками - выходом инвертора и подключенными к соответствующим шинам питания истокам; слоем сигнальных проводников; мемристивным слоем; слоем с диодами Зенера, причем соединенные последовательно с диодами Зенера мемристоры находятся в перекрестиях выходов КМОП инверторов и сигнальных проводников нижележащего пласта. Технический результат - обеспечение возможности высокой интеграции элементов, малого энергопотребления, высокого быстродействия устройства. 6 ил.
Использование: для построения надежных сверхбольших запоминающих матриц с энергонезависимой памятью, высокой степенью интеграции элементов и малым энергопотреблением. Сущность изобретения заключается в том, что запоминающее устройство на основе комплементарной мемристорно-диодной ячейки, представляющее собой матрицу электрически перепрограммируемых ячеек с параллельным или последовательным доступом к записи и чтению по общим электрическим шинам, отличается тем, что в каждой ячейке памяти последовательно включены мемристоры и к их общему контакту подключен диод Зенера, так что ячейка имеет подключенные к общим электрическим шинам три вывода, два из которых соединены с контактами мемристоров и еще один - с контактом диода Зенера. Технический результат: обеспечение возможности высокой интеграции при объединении ячеек в сверхбыструю матрицу. 7 ил.
Изобретение относится к области микро- и наноэлектроники на основе перспективных материалов и устройств и направлено на создание устройства с высокой степенью интеграции элементов, выполняющего логические операции и содержащего матрицу высокоскоростных переключателей на основе электрически перепрограммируемых ячеек. Технический результат заключается в возможности перепрограммируемой коммутации, которая подходит для построения логики работы нейроморфного устройства и снижения энергопотребления. Это достигается путем использования в качестве переключающихся элементов мемристоров, обладающих небольшим размером и высокой скоростью переключения, и адресных низковольтных МОП транзисторов, включенных комплементарно. Разделение цепей записи и считывания позволяет осуществлять многократное программирование логического устройства. Наличие в ячейке адресных транзисторов позволяет минимизировать токи утечки и взаимовлияние ячеек при их объединении в матрицу, что уменьшает энергопотребление. 4 ил.
ДАТЧИК ВЛАГОМЕРА СКВАЖИННЫЙ КОМПЕНСИРОВАННЫЙ // 2340884
Изобретение относится к нефтяной и газовой промышленности и предназначено для геофизических исследований действующих скважин
Изобретение относится к нефтяной и газовой промышленности для геофизических исследований действующих скважин
