Патенты автора Барских Михаил Евгеньевич (RU)

Изобретение относится к области вычислительной техники и может быть использовано в высокопроизводительных микропроцессорных системах. Техническим результатом является расширение технологических возможностей путем трансляции инструкций RISC архитектуры в команды управления потокового вычислителя и повышение производительности микропроцессора путем независимого выполнения команд в потоковом вычислителе без блокировки основного конвейера микропроцессора. Гибридный потоковый микропроцессор содержит системный контроллер, связанный шинами с кэш-памятью второго уровня и с блоком управления памятью, связанным, в свою очередь, шинами с буфером инструкций для запроса им инструкций, целочисленным АЛУ и блоком вещественной арифметики, связанным шиной с кэш-памятью второго уровня, при этом буфер инструкций связан шинами с целочисленным АЛУ, блоком вещественной арифметики и дополнительной шиной с блоком управления памятью для выдачи им инструкций, при этом микропроцессор дополнительно снабжен блоком передекодирования инструкций для преобразования инструкций во внутреннюю кодировку микропроцессора и передекодирования инструкций для потокового вычислителя с входной и выходной шинами, потоковым вычислителем и блоком управления потоковым вычислителем для синхронизации работы потокового вычислителя с конвейером микропроцессора и обмена данными с кэш-памятями, при этом указанный блок передекодирования инструкций связан входной шиной с кэш-памятью второго уровня для получения инструкций и выходной шиной с блоком управления памятью для передачи преобразованных инструкций во внутренней кодировке микропроцессора и передекодированных инструкций для потокового вычислителя, при этом указанный блок управления потоковым вычислителем связан шинами с буфером инструкций для получения инструкций, с блоком управления памятью и с кэш-памятью второго уровня для обмена данными, а также с потоковым вычислителем для управления им и обмена данными. 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в высокопроизводительных микропроцессорных системах. Технический результат заключается в повышении производительности микропроцессора путем обеспечения возможности использования дополнительных инструкций для управления сопроцессорами, в том числе и потоковыми. Технический результат достигается за счет того, что гибридный микропроцессор содержит системный контроллер, кэш-память второго уровня, блок управления памятью, буфер инструкций, целочисленное АЛУ и блок вещественной арифметики, дополнительно снабжен блоком передекодирования инструкций и блоком управления архитектурно-зависимых регистров. 3 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении скорости копирования данных, путем прямой записи копируемых данных, не используя регистровый файл. Способ копирования данных включает вычисление виртуальных адресов для чтения по адресу источника данных и записи по адресу приемника данных по инструкции, трансляцию виртуальных адресов источника и приемника данных в физические адреса, обращение по ним в кэш-память первого уровня и кэш-память второго уровня и загрузку данных по адресу источника данных из внешней памяти в кэш-память первого и второго уровней, причем добавляют инструкцию, проводящую копирование целой кэш-линии в кэш-памяти первого и второго уровней, не используя пересылку данных через регистры процессора, причем виртуальные адреса источника данных для чтения и приемника данных для записи формируют последовательно, затем транслируют их в физические адреса для обращения в кэш-память первого и второго уровней, при этом данные, загруженные по адресу источника данных в объеме одной кэш-линии, записывают в кэш-память первого и второго уровней по адресу приемника данных. 2 н.п. ф-лы, 1 ил.

Устройство динамического предсказания команд условного перехода микропроцессора относится к области вычислительной техники и может использоваться в высокопроизводительных микропроцессорных системах. Технический результат состоит в повышении производительности микропроцессора путем повышения точности предсказания направления условных переходов. Устройство состоит из сдвигового регистра глобальной истории переходов, регистра программного счетчика, регистра режима работы процессора, логического элемента «исключающее ИЛИ», памяти глобального предсказания, памяти двухбитового предсказаний, мультиплексора выбора итогового предсказания, регистра идентификатора адресного пространства процесса, памяти истории переходов процесса, логического элемента «исключающее ИЛИ», памяти локального предсказания процесса, регистра адреса управляющей памяти предсказания процесса, управляющей памяти предсказания процесса и мультиплексора выбора промежуточного предсказания процесса. 1 ил.

Изобретение относится к вычислительной технике и может найти применение в системах обработки сигналов

 


Наверх