Патенты автора Шептунов Сергей Александрович (RU)

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении оперативного контроля работоспособности вычислительных систем. Способ контроля работоспособности вычислительной системы состоит в следующем. Проводят декомпозицию вычислительной системы схемы и выделяют составные части, которые реализуют заданные функции. В вычислительную систему добавляют коммутаторы, которые обеспечивают взаимные связи составных частей между собой. Коммутатор содержит память, где записана таблица коммутации входов и выходов. Составные части вычислительной системы подсоединяют к коммутаторам. Коммутаторы соединяют друг с другом. Входы и выходы коммутаторов подсоединяют к внешней схеме контроля, которая принимает решение о работоспособном состоянии или отказе вычислительной системы. Внешняя схема контроля включает обученную искусственную нейронную сеть, которая состоит из слоев. Число слоев нейронной сети определяется количеством составных частей вычислительной системы. 2 н.п. ф-лы, 4 ил.

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении оперативного контроля работоспособности вычислительных систем. Способ контроля работоспособности вычислительной системы состоит в следующем. Проводят декомпозицию вычислительной системы схемы и выделяют составные части, которые реализуют заданные функции. В вычислительную систему добавляют коммутаторы, которые обеспечивают взаимные связи составных частей между собой. Коммутатор содержит память, где записана таблица коммутации входов и выходов. Составные части вычислительной системы подсоединяют к коммутаторам. Коммутаторы соединяют друг с другом. Входы и выходы коммутаторов подсоединяют к внешней схеме контроля, которая принимает решение о работоспособном состоянии или отказе вычислительной системы. Внешняя схема контроля включает обученную искусственную нейронную сеть, которая состоит из слоев. Число слоев нейронной сети определяется количеством составных частей вычислительной системы. 2 н.п. ф-лы, 4 ил.

Изобретение относится к способам проведения испытаний на надежность и устройствам для их реализации. В изобретении предложен способ проведения неразрушающих испытаний на отказоустойчивость, при котором имитируются отказы элементов, а схема сохраняет работоспособность. Заявленный способ позволяет быстро вносить изменения в электронную схему, без ее перепайки. Заявленный способ позволяет реализовать и провести испытания для разных схем, используя стандартный набор унифицированных элементов. Стенд для испытаний электронной схемы приведен на фиг. 1. Стенд работает следующим образом. Взаимные соединения элементов электронной схемы 2 задаются в таблице, которая хранится в памяти коммутатора 1. Эта таблица формируется и заносится в ОЗУ 3, а из ОЗУ копируется в память коммутатора. Коммутатор 1 выполняет соединения элементов электронной схемы 2 друг с другом по входам и выходам. На входы коммутатора подают сигналы с выходов генератора сигналов 4. Выходные сигналы электронной схемы через коммутатор 1 поступают на входы компаратора 7. На одноименные входы компаратора 7 поступают сигналы с выходов обученной ИНС 5 для сравнения, как эталон. Входы ИНС 5 подключены к генератору сигналов 4. ИНС формирует выходные сигналы электронной схемы в ее работоспособном состоянии. Неисправность элементов электронной схемы моделирует генератор случайных чисел 6, выход которого подсоединен к входу коммутатора 1. По сигналу с выхода генератора случайных чисел выбирается ячейка оперативной памяти, куда заносится сигнал неисправности. Моделируют отказы «константа 0», «константа 1», «обрыв», «короткое замыкание». При отказах «константа 0» и «обрыв» на выходе неисправного элемента формируется сигнал «0», не зависящий от входных сигналов. При отказах «константа 1» и «короткое замыкание» на выходе неисправного элемента формируется сигнал «1», не зависящий от входных сигналов. На выходах коммутатора формируются выходные сигналы неисправной электронной схемы, которые поступают на входы компаратора 7. Компаратор сравнивает выходные сигналы неисправной схемы с эталоном, выходными сигналами ИНС 5. При расхождении сигналов на входах компаратор 7 формирует сигнал отказа электронной схемы, который передается и фиксируется в регистраторе 8. Технический результат, наблюдаемый при реализации заявленного технического решения, заключается в автоматизации испытаний, сокращении времени испытаний, обнаружении отказов электронной схемы 2 н.п ф-лы, 4ил.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение бесперебойной работы вычислительной системы. Способ обеспечивает декомпозицию вычислительной системы схемы путем выделения составных частей, которые реализуют заданные функции. В вычислительную систему добавляют резервные составные части и коммутаторы, которые обеспечивают взаимные связи составных частей между собой. Коммутаторы соединяют друг с другом посредством сети передачи данных. Коммутатор содержит оперативную память, где записана таблица коммутации входов и выходов. К сети коммутаторов подсоединяют внешнюю схему контроля, которая обрабатывает входные и выходные сигналы от составных частей и принимает решение о работоспособном состоянии или отказе составных частей и вычислительной системы. Схема контроля включает обученную искусственную нейронную сеть, которая состоит из слоев. Число слоев нейронной сети определяется количеством составных частей вычислительной системы без учета их резервирования. При отказах составных частей и вычислительной системы схема контроля формирует команду реконфигурации, по которой коммутатор формирует новую таблицу коммутации и заносит ее в оперативную память. Коммутатор отключает неисправную и подключает резервную составную часть вычислительной системы. Отключение неисправных и подключение резервных составных частей выполняется без переключения контактов. 3 н.п. ф-лы, 7 ил.

Изобретение относится к области антивирусной защиты компьютеров. Техническим результатом является повышение эффективности защиты компьютеров от вредоносных программ. Способ антивирусной защиты заключается в том, что коды программы разделяют на фрагменты, затем начало и конец фрагмента задают как адреса контрольных точек и для каждого фрагмента на основе последовательности команд рассчитывают сигнатуру, после этого в контрольной точке в последовательность команд добавляют команду сравнения с сигнатурой с указанием значения сигнатуры, при выполнении кодов программы рассчитывается сигнатура и в контрольной точке сравнивается с указанным значением, если сигнатура совпала с указанным значением, то программа продолжает выполняться, в противном случае, если сигнатура не совпала с указанным значением, то выполнение программы прекращается, выводят сообщение об обнаруженном вирусе. 2 н.п. ф-лы, 3 ил.

Изобретение относится к области вычислительной техники и систем управления. Технический результат заключается в повышении отказоустойчивости схемы, которое достигается за счет соединения унифицированных элементов через коммутаторы и реконфигурации схемы при отказе элементов. Способ повышения отказоустойчивости состоит в следующем. Проводят декомпозицию схемы и выделяют ряд узлов. Каждый узел состоит из унифицированных элементов. В схему добавляют один или несколько избыточных резервных узлов, которые используют при отказе основных узлов. В схему добавляют коммутаторы, которые обеспечивают взаимные связи элементов в узле и узлов между собой. Коммутатор содержит таблицу коммутации входов и выходов, устройство для приема и передачи информации, схему для сравнения выходных сигналов. Элементы из одного или разных узлов объединяют в группы и подсоединяют к коммутаторам. Коммутаторы соединяют друг с другом. В процессе работы схемы коммутатор контролируют работоспособность элементов. Для этого на входы основного и нескольких резервных элементов или узлов подают одинаковые сигналы и сравнивают сигналы на их выходах. Если сигналы совпали, то все элементы или узлы работоспособны. Если сигналы не совпали, то определяют, какие элементы или узлы неработоспособны. При отказе элемента схемы происходит реконфигурация, когда вместо основного элемента подключается резервный элемент. При реконфигурации меняется таблица связей в коммутаторе, к которому подсоединен отказавший элемент. С помощью коммутатора отключают неработоспособные элементы или узлы, вместо них подключают работоспособные резервные элементы или узлы. Затем контролируют исправность элементов отказавшего узла, и все исправные элементы переводят в резерв. Заявленный способ реализован в устройстве отказоустойчивой схемы. Отказоустойчивая схема разработана на основе коммутаторной архитектуры и реализует древовидную структуру, где ветви образованы взаимными соединениями коммутаторов 4, а листья образованы подсоединенными к коммутаторам основными и резервными элементами 1,2,3. 2 н.п. ф-лы, 4 ил.

Изобретение относится к криптографической защите данных. Технический результат - повышение криптойкости. Способ блочной шифрации с закрытым ключом, включающий разбиение сообщения в передатчике на совокупность отдельных k-разрядных блоков данных в количестве (N≥2), проведение инициализации закрытого ключа перед передачей сообщения (при i=0) в передатчике и приемнике одинаковым значением закрытого ключа, формирование из закрытого ключа последовательности подключей с последующей шифрацией ими в передатчике соответствующих передаваемых блоков данных, поблочную передачу сформированных данных по каналу связи и последующую дешифрацию передаваемых блоков данных в приемнике посредством упомянутых подключей, в том числе различной модификации, причем сначала в передатчике к (i)-му блоку данных присоединяют блок служебной информации, содержащий модификатор (i+1)-го закрытого подключа, затем шифруют блок данных и служебную информацию (i)-м подключом из совокупности подключей, после чего формируют контрольные разряды и присоединяют их к i-му передаваемому блоку, потом (i)-й блок с контрольными разрядами передают в приемник, где по контрольным разрядам проверяют правильность принятого (i)-того блока, после чего принятый (i)-й блок дешифруют (i)-м закрытым подключом и разделяют его на i-тый блок данных и (i)-тый блок служебной информации, в приемнике из (i)-го подключа и (i+1)-го модификатора формируют значение следующего (i+1)-го закрытого подключа с возможностью дешифрации им очередного (i+1)-го блока; причем после передачи, приема и контроля правильности каждого i-го передаваемого блока в передатчике и приемнике синхронно устанавливают новое значение закрытого подключа из совокупности подключей закрытого ключа шифрования, после чего в передатчике возобновляют передачу следующего (i+1)-го блока данных с (i+2)-м модификатором закрытого подключа, а в приемнике из правильно принятых блоков данных формируют принятое сообщение, при этом в передатчике блоки данных перемешивают с блоками, содержащими случайные числа, затем после шифрации блоки передают на разных частотах, причем в блоке служебной информации передают номер блока, кодовый признак, который указывает, что данный блок содержит случайные числа, а также код, задающий частоту передачи для следующего блока, а в приемнике принимают блоки на разных частотах, после дешифрации отделяют блоки, содержащие случайные числа, от блоков, содержащих данные, затем упорядочивают блоки данных по номерам, и из них формируют сообщение, на каждый неправильно принятый блок данных приемник формирует квитанцию и передают ее по радиоканалу в передатчик. 2 з.п. ф-лы, 3 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для контроля и технической диагностики сложного технологического оборудования, в том числе - станочного оборудования и гибких производственных систем. Техническим результатом является обеспечение автоматического выбора значимых параметров из всего множества входных и выходных параметров за счет дополнительного обучения нейронной сети в процессе работы, за счет увеличения-уменьшения количества активных нейронов, не приводящего к ухудшению качества технической диагностики, а также за счет выбора избыточных нейронов и их активации при переобучении или при отказе нейронов сети. Устройство содержит датчики, вычислительную систему и устройства отображения сигналов диагностики. Вычислительная система содержит модуль, реализованный с возможностью интеллектуального анализа и содержащий динамическую модель, которая реализована на обученной нейронной сети, и модуль, реализованный с возможностью дополнительного обучения нейронной сети и выбора активных и избыточных нейронов. 2 н. и 3 з.п. ф-лы, 5 ил.

Изобретение относится к пассажирскому транспорту и предназначено для использования в системе городского транспорта, а также для высокоскоростных междугородних пассажирских перевозок

Изобретение относится к вычислительной технике
Мы будем признательны, если вы окажете нашему проекту финансовую поддержку!

 


Наверх