Патенты автора Тюрин Сергей Владимирович (RU)

Изобретение относится к цифровой вычислительной технике. Технический результат заключается в расширении функциональных возможностей регистра сдвига за счет возможности автоматического преобразования произвольной Булевой функции, зависящей от n аргументов, к полиномиальной нормальной форме - к полиному Жегалкина или к полиномам Рида - Маллера с фиксированной полярностью. Регистр сдвига состоит из нескольких последовательно расположенных однотипных секций, каждая секция содержит синхронный JK-триггер и один инвертор, в каждую регистровую секцию дополнительно вводится схема управления режимами работы JK-триггера, содержащая элемент ИЛИ, два элемента И и второй инвертор. 7 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении эффективности обнаружения неисправностей, обусловленных информационным взаимовлиянием элементов памяти. Способ тестирования ОЗУ, в котором путем использования P-разрядного генератора псевдослучайных чисел на основе циклического регистра сдвига с линейной обратной связью и периодом повторения М, структуру которого предварительно определяют на основе системы неравенств, проводят подряд не менее К циклов тестирования, в каждом из которых выполняют, последовательно чередуя, процедуру записи тестовых L-разрядных псевдослучайных чисел во все N ячейки ОЗУ, а затем процедуру чтения из каждой ячейки ОЗУ записанных в них данных и сравнения их с тестовыми псевдослучайными числами, причем в процедуре генерации тестовых L-разрядных псевдослучайных чисел значение каждого разряда в них одновременно формируют непосредственно или путем свертки по модулю два из текущих значений разрядов P-разрядного генератора псевдослучайных чисел таким образом, что в каждом i-м разряде j-го тестового слова формируют r-й символ псевдослучайной последовательности с периодом повторения М. 3 ил.

Изобретение относится к цифровой вычислительной технике. Техническим результатом от использования заявляемого изобретения является расширение функциональных возможностей за счет оперативного контроля в рабочем режиме за целостностью байтовой структуры многобайтных команд. Способ позволяет непосредственно в рабочем режиме микроЭВМ параллельно с контролем единичных искажений, считываемых из основного и дополнительного запоминающих устройств данных и правильности интерпретации процессором кодов команд, дополнительно проводить проверку целостности байтовой структуры команды процессора, под которой понимается последовательное чтение байт многобайтных команд, при котором обращение к ячейкам памяти производится так, что адрес последующей ячейки памяти должен точно на единицу отличаться от адреса предшествующей ячейки памяти до тех пор, пока не будут прочитаны все байты многобайтной команды, что повышает вероятность оперативного обнаружения факта возникновения случайных «блужданий» процессора при сбоях в шинах адреса или счетчика команд микроЭВМ. 2 ил.

Изобретение относится к цифровой вычислительной технике. Техническим результатом является создание библиотечных модулей полиномиальных логических преобразователей на языках HDL, а также оперативной перенастройки логических преобразователей на реализацию заданной логической функции. Технический результат достигается за счет способа, который включает первоначальное получение исходного математического описания рабочего закона функционирования n-входовых логических преобразователей в виде полинома Жегалкина общего вида, затем разработку и реализацию схемы формирователя всех 2n монотонных конъюнкций полинома Жегалкина, затем разработку и реализацию двух последовательных цепочек, каждая из которых содержит по (2n-1) двухвходовых элементов неравнозначности. 7 ил.

Изобретение относится к цифровой вычислительной технике и предназначено для решения задачи обнаружения случайных срывов процессора с заданной программы функционирования, что может быть вызвано действием случайных помех. Техническим результатом является определение случайных единичных искажений считываемых из основного запоминающего устройства кодов и случайных срывов процессора с заданной программы функционирования. Технический результат достигается за счет дополнительной возможности обнаружения факта срыва процессора с заданной программы функционирования при попытке интерпретации машинных кодов данных как кодов команд, а кодов команд - как операндов или как кодов их адресов. 3 ил.

Изобретение относится к области автоматики и цифровой вычислительной техники. Технический результат заключается в повышении надежности функционирования тестопригодных логических преобразователей. Способ включает первоначальное получение исходного математического описания рабочего закона функционирования n-входовых логических преобразователей в тестопригодном логическом базисе Жегалкина, разработку и реализацию структурной схемы логического преобразователя из элемента - генератор логической 1, r последовательных цепочек из (k-1) двухвходовых логических элементов с электронно перестраиваемой логической функцией, реализующих k-аргументные функции И, и последовательной цепочки из (r-1) двухвходовых элементов неравнозначности, реализующих рабочую функцию Fp, причем на этапе разработки и реализации структурной схемы логического преобразователя дополнительно вводят (s+1) последовательных цепочек из (k-1) двухвходовых логических элементов с электронно перестраиваемой логической функцией и последовательную цепочку из (s+1) двухвходовых элементов неравнозначности, которая на выходе формирует признак ошибки путем реализации свертки по модулю два значения функции Fp, всех s дополнительных k-аргументных конъюнкций и дополнительной n-аргументной конъюнкции инверсий входных аргументов. 2 ил.

Изобретение относится к цифровой вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к цифровой вычислительной технике

Изобретение относится к сельскому хозяйству и может использоваться для обеззараживания воздушной среды животноводческих помещений

Изобретение относится к области автоматики и цифровой вычислительной техники

 


Наверх