Патенты автора Масягин Александр Михайлович (RU)
БЛОК ИСПОЛНИТЕЛЬНЫЙ // 2580426
Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации, управления и измерения, в частности в устройствах приема униполярных старт-стоповых последовательных комбинаций импульсов для контроля отклонения длительности и количества импульсов от заданного значения, контроля местоположения импульсов в комбинации. Технический результат заключается в обеспечении возможности сохранения состояния группы выходов блока исполнительного при выключении питания. Технический результат достигается за счет блока исполнительного, который содержит программник, схему начальной установки, схему кварцевого генератора, последовательный интерфейс, схему согласования приемника, схему согласования передатчика, схему установки адреса, запоминающее устройство, схему управления, схему контроля питания, первую схему совпадения, вторую схему совпадения, схему контроля целостности коммуникаций. 1 з.п. ф-лы, 1 ил.
Изобретение относится к области связи и может быть использовано для преобразования информационного потока. Техническим результатом является повышение криптостойкости. Способ состоит в следующем: исходную битовую последовательность подвергают первому преобразованию в первом блоке с получением первой битовой последовательности, которую подвергают второму преобразованию с помощью инициализирующей битовой последовательности с получением второй битовой последовательности, которую через канал связи передают во второй блок, в котором осуществляют первое преобразование, обратное второму преобразованию первого блока, с помощью инициализирующей битовой последовательности, результатом преобразования которого является первая битовая последовательность, которую подвергают второму преобразованию, обратному первому преобразованию первого блока, результатом которого является исходная битовая последовательность, синхронную смену инициализирующих последовательностей осуществляют при совпадении первой части первой битовой последовательности первого и второго блоков с битовой последовательностью, хранимой во втором элементе памяти первого и второго блоков. 2 ил.
