Получение изоляционных областей между компонентами (H01L21/76)
H Электричество(232322)
H01L21/76 Получение изоляционных областей между компонентами(81)
Областью применения изобретения является производство полупроводниковых приборов и интегральных микросхем, а именно производство кремниевых структур с диэлектрической изоляцией (КСДИ). Техническим результатом предлагаемого изобретения является понижение трудоемкости и повышение плотности упаковки.
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления межсоединений с пониженным значением сопротивления.Технология способа состоит в следующем: методом электронно-лучевого испарения наносят нижний слой хрома толщиной 5-20 нм со скоростью осаждения 0,1 нм/с при давлении 10-9 мм рт.ст., затем наносят слой меди толщиной 450 нм со скоростью осаждения 0,5 нм/с, затем верхний слой хрома толщиной 5-30 нм со скоростью осаждения 0,1 нм/с с последующим отжигом при температуре 400°C в атмосфере Ar-Н2 в течение 30 мин.
Настоящее изобретение относится к технологии изготовления мощных интегральных схем. Задача настоящего изобретения - уменьшение токов утечки нитридгаллиевых НЕМТ транзисторов и интегральных схем на их основе до единиц наноампер при напряжениях до 600 В.
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления изолирующего слоя с пониженным значением тока утечки. Предложен способ изготовления полупроводникового прибора, включающий процессы формирования активных областей прибора, изолирующего слоя, отличающийся тем, что изолирующий слой формируют выращиванием слоя окисла на подложке InР р-типа проводимости с уровнем легирования 8*1017 см-3 путем реактивного распыления пластины InР n-тип 0,002 Ом*см при давлении 3-10-5 Па и напуском кислорода О2 давлением 13 Па, при плотности тока на катоде 0,5 мА/см2, плотности магнитного потока 0,015 Тл, температуре подложки 70°С осаждением со скоростью 2,5 нм/мин, с последующим отжигом при температуре подложки 250°С в атмосфере азота N2 в течение 35 мин.
Изобретение относится к электротехнике, в частности к двигателям постоянного тока с постоянным магнитом, использующим солнечный фотоэлектрический генератор для питания обмотки ротора. Технический результат заключается в более полном использовании энергии солнечных элементов и увеличении их напряжения, а также в снижении потерь в роторе за счёт исключения скользящих контактов, увеличения количества постоянных магнитов, изменения конфигурации магнитного поля и использования импульсного питания электрических обмоток.
Изобретения могут быть использованы в электронных устройствах на подложке, например в транзисторах, интегральных схемах и т.д. Ребра электронного устройства могут быть сформированы путем эпитаксиального выращивания первого слоя материала поверх поверхности подложки на дне щели, сформированной между боковыми стенками областей узкощелевой изоляции (STI).
Изобретение относится к области технологии изготовления полупроводниковой структуры, в частности к технологии изготовления эпитаксиальной пленки кремния с низкой дефектностью. Предложенный способ изготовления полупроводниковых структур путем формирования пленки кремния на кремниевой подложке со скоростью роста 20 нм/мин, при температуре 750°С, давлении 1,33⋅10-5 Па, при скорости подачи силана 14,3 см3/мин с последующей термообработкой при температуре 1100°С в течение 15 с в среде аргона позволяет повысить процент выхода годных структур и улучшит их надежность.
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления затворного оксида полевого транзистора с пониженными токами утечки. Сущность: на пластинах кремния n-типа проводимости с удельным сопротивлением 4,5 Ом⋅см выращивался слой термического слоя оксида 22 нм окислением в сухом кислороде при 1000°С.
Изобретение относится к области приборостроения и может применяться при изготовлении кремниевых чувствительных элементов микромеханических датчиков, таких как датчики давления, акселерометры, датчики угловой скорости.
Способ изготовления воздушных мостов // 2671287
Изобретение относится к технологии формирования воздушных мостов, предназначенных для электрического соединения контактных площадок полупроводниковых структур с большим перепадом рельефа поверхности. Сущность изготовления воздушного моста для полупроводниковых структур заключается в частичном уменьшении перепада рельефа поверхности за счет нанесения нескольких слоев планаризующего резиста, формировании литографической маски и вскрытии окон в планаризующем резисте в областях контакта металла мостов с контактными площадками с последующим нагревом для оплавления верхнего слоя резиста.
Изобретение относится к области твердотельной электроники, в частности способам формирования изоляции активной части полевых транзисторов с трехмерной структурой затвора (FinFET). Сущностью изобретения является способ формирования захороненной диэлектрической области изоляции активной части FinFET от подложки, характеризующейся тем, что область изоляции локализована в ограниченном объеме тела транзистора, позволяя конструкции обладать высокой механической прочностью.
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии формирования подзатворного диэлектрика с пониженной дефектностью и с повышенной радиационной стойкостью.
Способ изготовления диэлектрической изоляции // 2660212
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек. Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла и нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2, с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота.
Использование: для создания структуры заземления. Сущность изобретения заключается в том, что структура заземления включает в себя проходящую по периметру линию заземления, расположенную вдоль периметра матрицы печатающей головки и имеющую северный, южный, восточный и западный сегменты, линию заземления между отверстиями, проходящую от северного сегмента к южному сегменту между двумя отверстиями для текучей среды, и альтернативную линию заземления, проходящую от восточного сегмента к западному сегменту и пересекающую линию заземления между отверстиями в области соединения рядом с концами отверстий для текучей среды.
Способ изготовления КНИ-подложки и КНИ-подложка, где способ включает формирование структурированного слоя остановки травителя в слое оксида первой кремниевой подложки, сращивание поверхности, имеющей структурированный слой остановки травителя первой кремниевой подложки, с поверхностью второй кремниевой подложки и удаление части первой кремниевой подложки для формирования структурированной КНИ подложки.
Изобретение относится к твердотельной электронике. Структура полупроводник-на-изоляторе содержит изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе имплантацией ионов легкого газа и последующего высокотемпературного отжига дефектный термостабильный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением.
Один вариант воплощения изобретения включает в себя полупроводниковый аппарат, содержащий перераспределяющий слой (RDL-слой), включающий в себя рельефную токопроводящую дорожку перераспределяющего слоя, имеющую две боковые стенки перераспределяющего слоя, причем перераспределяющий слой, содержащий материал, выбранный из группы, содержащей Cu (медь) и Au (золото), защитные боковые стенки, непосредственно контактирующие с этими двумя боковыми стенками перераспределяющего слоя, затравочный слой, включающий в себя этот материал, и барьерный слой, при этом (а) токопроводящая дорожка перераспределяющего слоя имеет ширину токопроводящей дорожки перераспределяющего слоя, ортогональную по отношению к этим двум боковым стенками перераспределяющего слоя и простирающуюся между ними, и (b) затравочный и барьерный слои каждый включают в себя ширину, параллельную ширине токопроводящей дорожки перераспределяющего слоя и более широкую, чем эта ширина.
Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении 3D-устройств микросистемной техники и полупроводниковых приборов, содержащих в своей структуре металлизированные и/или неметаллизированные сквозные отверстия в кремнии различного функционального назначения.
Использование: для создания полупроводниковой пластины. Сущность изобретения заключается в том, что в пластине, подразделенной и разделимой на множество кристаллов, каждый кристалл содержит массив ячеек емкостного микрообработанного преобразователя, каждая ячейка содержит подложку, содержащую первый электрод, мембрану, содержащую второй электрод, и полость между подложкой и мембраной, каждая ячейка по меньшей мере части кристаллов содержит компенсационную пластину на мембране, причем каждая компенсационная пластина имеет конфигурацию для оказания влияния на прогиб (h) мембраны.
Использование: для изготовления пластины маски и подложки матрицы. Сущность изобретения заключается в том, что пластина маски включает рисунок веерных проводников, имеющий некоторое число линий веерного тиснения, при этом эффективная длина каждой линии веерного тиснения равна, и каждая линия веерного тиснения имеет заданную ширину линии, и каждая из нескольких линий веерного тиснения имеет по меньшей мере одну кривую часть, при этом у одной линии веерного тиснения, имеющей две или больше кривых частей, эти несколько кривых частей имеют S-образную форму и расположены непрерывно, и у одной линии веерного тиснения ширина линии по меньшей мере в одной кривой части меньше, чем заданная ширина линии веерного тиснения.
Изобретение относится к области технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем. В способе формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающем операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана.
Способ изготовления структуры // 2607336
Использование: для создания высокочастотных структур. Сущность изобретения заключается в том, что способ изготовления структуры, содержащей в определенном порядке опорную подложку, диэлектрический слой, активный слой, выполненный в полупроводниковом материале, так называемый разделительный слой из поликристаллического кремния, помещенный между опорной подложкой и диэлектрическим слоем, причем способ включает следующие этапы: этап обеспечения донорной подложки, выполненной в указанном полупроводниковом материале; этап формирования области охрупчивания в донорной подложке таким образом, чтобы разграничить первую часть и вторую часть донорной подложки на каждой стороне области охрупчивания, при этом первая часть предназначена для формирования активного слоя; этап обеспечения опорной подложки, имеющей удельное сопротивление больше, чем заранее определенное значение; этап формирования разделительного слоя на опорной подложке; этап формирования диэлектрического слоя на первой части донорной подложки и/или на разделительном слое; этап сборки донорной подложки и опорной подложки через промежуточное звено из указанных диэлектрического слоя и разделительного слоя; этап растрескивания донорной подложки по области охрупчивания таким образом, чтобы получить указанную структуру; этап подвергания структуры упрочняющему отжигу по меньшей мере в течение 10 минут после этапа растрескивания; причем указанный способ выполняют таким образом, что поликристаллический кремний разделительного слоя имеет полностью случайную ориентацию зерен по меньшей мере по части толщины разделительного слоя, обращенного к опорной подложке, и так, что упрочняющий отжиг выполняют при температуре строго выше чем 950°С и ниже чем 1200°С.
Изобретение относится к устройству (10) с переходными отверстиями в подложке, содержащему подложку (12), выполненную из материала подложки и имеющую первую поверхность (12а) подложки и вторую поверхность (12b) подложки, противоположную первой поверхности (12а) подложки.
Использование: для формирования изображения. Сущность изобретения заключается в том, что устройство формирования изображений содержит полевой транзистор с p-n-переходом, обеспеченный на полупроводниковой подложке, при этом полевой транзистор с p-n-переходом включает в себя область канала первого типа проводимости, истоковую область первого типа проводимости, первую область затвора второго типа проводимости, вторую область затвора второго типа проводимости, третью область затвора второго типа проводимости и четвертую область затвора второго типа проводимости, первая область затвора и вторая область затвора расположены в направлении вдоль поверхности полупроводниковой подложки, третья область затвора и четвертая область затвора расположены в направлении вдоль поверхности полупроводниковой подложки, первая область затвора и третья область затвора расположены в направлении глубины полупроводниковой подложки, первая область затвора расположена между упомянутой поверхностью и третьей областью затвора, вторая область затвора и четвертая область затвора расположены в направлении глубины, вторая область затвора расположена между упомянутой поверхностью и четвертой областью затвора, область канала включает в себя первую область, которая расположена между первой областью затвора и третьей областью затвора, и вторую область, которая расположена между второй областью затвора и четвертой областью затвора, истоковая область расположена между первой областью затвора и второй областью затвора, и полупроводниковая область второго типа проводимости, имеющая концентрацию примеси, которая ниже, чем концентрация примеси третьей области затвора, и ниже, чем концентрация примеси четвертой области затвора, расположена между третьей областью затвора и четвертой областью затвора.
Использование: для изготовления полупроводниковых структур с низкой плотностью дефектов и устойчивых к тиристорному эффекту. Сущность изобретения заключается в том, что способ изготовления полупроводникового прибора включает процессы легирования и отжига, в кремниевой пластине области кармана р-типа проводимости формируют имплантацией двухзарядных ионов бора В2+ с энергией 350-400 кэВ, дозой 3,1 * 1013 см-2, а области кармана n-типа проводимости - имплантацией трехзарядных ионов фосфора Р3+ с энергией 600 кэВ, дозой 1,3*1013 см-2, с последующей термической обработкой полупроводниковых структур при температуре 900°С в течение двух часов в кислороде.
Изобретение относится к твердотельной электронике. Изобретение заключается в том, что на изоляторе формируют поверхностный слой полупроводника.
Конструкция диэлектрического слоя для мдп cтруктур, обладающих эффектом переключения проводимости // 2563553
Изобретение относится к области микро- и наноэлектроники, а именно к конструкции диэлектрического слоя МДП структур, обладающих эффектом переключения проводимости. Особенность предлагаемой конструкции состоит в том, что внутри основной диэлектрической пленки - широкозонного полупроводника из оксида и/или нитрида кремния или их сплавов с углеродом или германием, со встроенными наноразмерными кластерами кремния - сформированы 1-5 слоев материала на базе кремния толщиной 1-5 нм, отличающихся от материала основного слоя химическим составом и меньшей шириной запрещенной зоны.
Изобретение относится к полупроводниковой технологии и может быть использовано в процессе создания многослойной структуры пористый кремний на изоляторе, например, для газовых сенсоров. Способ получения многослойной структуры пористый кремний на изоляторе включает анодное травление пластины монокристаллического кремния дырочного типа, которое проводят в два этапа.
Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и вертикальных проводников и окружающих их диэлектрических слоев с низким значением эффективной диэлектрической постоянной, включает нанесение на полупроводниковую пластину металлических слоев, фотолитографию, локальное электрохимическое нанесение меди и защитных слоев на ее поверхность.
Изобретение относится к способу выполнения отверстия в слое материала. Создают первые и вторые адгезивные области на поверхности подложки.
Изобретение относится к полупроводниковой технологии и может быть использовано для изготовления приборных структур. В подложку из кремния проводят имплантацию ионов с формированием слоя, предназначенного для переноса.
Изобретение относится к области микро- и наноэлектроники. Способ изготовления диэлектрического слоя МДП структур, обладающих эффектом переключения, заключается в нанесении нанокомпозитной пленки оксинитрида кремния с включенными кластерами кремния.
Изобретение относится к технологии полупроводниковых приборов. Способ изготовления изолирующих областей полупроводникового прибора включает формирование внутри p-кармана возле его края сильнолегированной p+ - области имплантацией ионов бора с энергией 100-120 кэВ, концентрацией 1,6·1018 см-3 с последующим отжигом при температуре 400-500°C в течение 30 минут.
Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя изолирующего диэлектрика на пластину, в теле которого будут формироваться проводники многоуровневой металлизации интегральной схемы, нанесение поверх изолирующего диэлектрика нижнего слоя двухслойной жесткой маски двуокиси кремния и верхнего слоя двухслойной жесткой маски, формирование на верхнем слое двухслойной жесткой маски топологической маски из резиста, травление верхнего слоя двухслойной жесткой маски по топологической маске из резиста, удаление остаточного резиста с поверхности топологического рисунка, сформированного в верхнем слое двухслойной жесткой маски, травление нижнего слоя двухслойной жесткой маски двуокиси кремния по топологическому рисунку верхнего слоя двухслойной жесткой маски, вытравливание траншей и переходных контактных окон в слое изолирующего диэлектрика по топологическому рисунку в двухслойной жесткой маске, заполнение сформированных траншей и переходных контактных окон слоем металлизации и удаление избыточного объема нанесенного металла с поверхности пластин, при этом в качестве материала верхнего слоя жесткой маски используют слой вольфрама.
Изобретение относится к полупроводниковой технологии. В аморфный изолирующий слой SiO2 подложки Si осуществляют имплантацию ионов легко сегрегирующей примеси, способной формировать нанокристаллы в объеме слоя SiO2-Si+ или Ge+.
Изобретение относится к полупроводниковой технологии и может быть использовано для изготовления приборных структур. В способе изготовления структуры кремний-на-изоляторе в аморфный изолирующий слой SiO2 подложки кремния осуществляют имплантацию ионов легко диффундирующей примеси, удаляющей нерегулярные связи и насыщающей оборванные связи в слое SiO2 и/или на границе раздела между слоем SiO2 и поверхностным слоем кремния - F+.
Изобретение относится к микроэлектронике. .
Изобретение относится к подложке схемы, дисплейной панели и дисплейному устройству. .
Изобретение относится к подложке панели отображения и панели отображения на подложке. .
Изобретение относится к микроэлектронике. .
Изобретение относится к области микро- и наноэлектроники, а именно к способам формирования приборных систем микро- и наноэлектроники. .
Способ изготовления многоуровневых межсоединений интегральных микросхем с воздушными зазорами // 2436188
Изобретение относится к микроэлектронике. .
Изобретение относится к методу изготовления пленок монокристаллического кремния на изоляторе. .
Изобретение относится к области производства полупроводниковых структур кремния и германия и может быть использовано при изготовлении структур для интегральных микросхем, в том числе требующих диэлектрической изоляции отдельных компонентов, дискретных приборов и солнечных элементов.
Изобретение относится к технологии полупроводниковых приборов и интегральных микросхем. .
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления транзисторов со структурой кремний-на-изоляторе. .
