Для сложения и для вычитания (G06F7/50)

G Физика(403185)

G06 Вычисление; счет (счетные устройства для подсчета очков при играх A63B71/06,A63D15/20,A63F1/18; комбинации счетных устройств с пишущими приспособлениями B43K29/08) (53983)

G06F Обработка цифровых данных с помощью электрических устройств (вычислительные машины, в которых часть вычислений осуществляется гидравлическими или пневматическими устройствами G06D; оптическими средствами G06E; автономные внешние вводные и выводные устройства G06K; компьютерные системы, основанные на специфических вычислительных моделях G06N; цепи полного /активного и реактивного/ сопротивления H03H) (32509)

G06F7 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K19)(8078)

G06F7/50 Для сложения; для вычитания ( G06F7/49,G06F7/544- G06F7/556 имеют преимущество)(811)

Накапливающий сумматор по модулю // 2791441

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов, в криптографических приложениях и в системах управления.

Многоразрядный сумматор по модулю // 2790638

Двоичный вычитатель // 2789731

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении формирования двоичного кода разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и бита, определяющего ее знак, и уменьшении аппаратурных затрат при сохранении функциональных возможностей.

Двоичный вычитатель // 2789722

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении формирования двоичного кода разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак.

Накапливающий сумматор для синтезаторов частот // 2785032

Изобретение относится к вычислительной технике и может быть использовано в синтезаторах частот и делителях частоты с дробным коэффициентом деления, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Четырёхвходовой кмоп логический вентиль исключающее-или/исключающее-или-не // 2784457

Изобретение относится к цифровой вычислительной технике и может быть использовано при создании устройств, использующих функции ИСКЛЮЧАЮЩЕЕ-ИЛИ и(или) ИСКЛЮЧАЮЩЕЕ-ИЛИ-НЕ, например, в схемах контроля четности и(или) нечетности и других многоразрядных цифровых устройств.

Параллельный сумматор-вычитатель на элементах нейронной логики // 2780299

Изобретение относится к техническим средствам информатики и вычислительной техники. Технический результат - повышение быстродействия, надежности работы, уменьшение избыточности аппаратных средств, упрощение алгоритма работы блока управления устройства.

Сумматор по модулю три // 2778675

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении суммирования трех двухразрядных двоичных чисел при уменьшенном показателе схемной глубины.

Накапливающий сумматор-вычитатель по модулю произвольного натурального числа // 2764876

Изобретение относится к вычислительной технике и может быть использовано в цифровых фазовых модуляторах. Техническим результатом является повышение быстродействия.

Накапливающий сумматор-вычитатель по модулю произвольного натурального числа // 2763988

Изобретение относится к вычислительной технике и может быть использовано в цифровых корреляторах и фазовых модуляторах. Техническим результатом является повышение быстродействия.

Трёхвходовой кмоп логический вентиль исключающее или/исключающее или-не // 2761172

Изобретение относится к вычислительной технике и может быть использовано при создании устройств, использующих функции ИСКЛЮЧАЮЩЕЕ ИЛИ и (или) ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, например в схемах контроля четности и (или) нечетности и многоразрядных сумматорах.

Двоичный сумматор // 2758184

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является обеспечение сложения трех трехразрядных двоичных чисел, задаваемых двоичными сигналами.

Быстродействующий накапливающий сумматор по модулю произвольного натурального числа // 2754122

Изобретение относится к вычислительной технике. Техническим результатом является повышение быстродействия.

Накапливающий сумматор для синтезаторов частот // 2753594

Изобретение относится к накапливающему сумматору для синтезаторов частот. Технический результат заключается в повышении быстродействия обработки постоянных чисел.

Схема формирователя управляющих сигналов // 2749178

Изобретение относится к области вычислительной техники. Техническим результатом является повышение надежности схемы управления элементом манчестерской цепи переноса и снижение ее массогабаритных показателей.

Система автоматического управления технологическими агрегатами // 2747243

Изобретение относится к области автоматизации технологических процессов. Система автоматического управления технологическими агрегатами, в которой в каждый технологический блок агрегата встроен универсальный вычислительный модуль, реализующий алгоритм управления этим блоком, связанный с источниками информации и исполнительными механизмами посредством каналов обмена информации, которые реализуются проводами их электропитания и радиосетью.

Устройство поразрядного вычисления логических и арифметических операций // 2739343

Изобретение относится к устройству поразрядного вычисления логических и арифметических операций. Технический результат заключается в повышении точности выполнения логических и арифметических операций.

Вычислительный модуль логических операций // 2716026

Изобретение относится к техническим средствам информатики и вычислительной техники. Технический результат заключается в расширении арсенала средств.

Сумматор-вычислитель на элементах нейронной логики // 2715177

Изобретение относится к техническим средствам информатики и вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Параллельный счетчик единичных сигналов // 2710872

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы параллельного счетчика единичных сигналов при сохранении функциональных возможностей.

Двоичный вычитатель // 2709653

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Сумматор по модулю три // 2708793

Изобретение относится к вычислительной технике и может быть использовано для выполнения операции (A+B)mod3, где А, В∈{00, 01, 10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. Техническим результатом является упрощение устройства за счет уменьшения его цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Параллельно-последовательный сумматор-вычитатель старшими разрядами вперед на нейронах // 2708501

Изобретение относится к вычислительной технике. Технический результат заключается в повышении скорости выполнения арифметических операций.

Сумматор по модулю q // 2702970

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Сумматор по модулю пять // 2702969

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Электронное вычислительное устройство для выполнения арифметики с обфускацией // 2701716

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения арифметики с обфускацией в коммутативном кольце. Техническим результатом является повышение защищенности.

Асинхронное устройство векторного поворота // 2683182

Изобретение относится к вычислительной технике и может быть использовано в цифросигнальных процессорах. Техническим результатом является снижение потребляемой мощности, упрощение конструкции и повышение быстродействия.

Самосинхронный одноразрядный троичный сумматор // 2666890

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Схема формирователя управляющих сигналов // 2664014

Изобретение относится к вычислительной технике. Технический результат – повышение надежности и уменьшение массогабаритных показателей.

Устройство троичного сложения и вычитания // 2645279

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики. Техническим результатом является реализация устройства троичного сложения и вычитания.

Накапливающий сумматор // 2642366

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в цифровых синтезаторах частот широкополосных систем связи. Техническим результатом является сокращение объема оборудования и уменьшение энергопотребления.

Способы выполнения вычислительных операций (во) и устройство их реализации // 2641218

Группа изобретений относится к области вычислительной техники и может быть использована в процессорных устройствах ЭВМ и устройствах цифровой автоматики. Техническим результатом является повышение быстродействия выполнения операции сложения и расширение функциональных возможностей устройства за счет выполнения операций логического сложения и логического умножения при минимальных затратах оборудования.

Устройство сложения (вычитания) n чисел с настраиваемым модулем // 2637988

Изобретение относится к вычислительным устройствам, функционирующим в системе остаточных классов, и может быть использовано при аппаратной реализации криптографических алгоритмов. Технический результат - повышение быстродействия устройства.

Параллельный сумматор // 2635247

Изобретение относится к вычислительной технике и может быть использовано в арифметических сумматорах для выполнения операций суммирования над числами в двоичном коде. Технический результат заключается в сокращении объема оборудования и, как следствие, уменьшении энергопотребления за счет исключения одного n/2-разрядного двухвходового мультиплексора, одного одноразрядного двухвходового мультиплексора, одного n/2-разрядного сумматора и введения одного (n/2+1)-разрядного полусумматора.

Двоичный вычитатель // 2629453

Изобретение относится к двоичныму вычитателю, который формирует двоичный код разности двух двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего ее знак. Технический результат заключается в обеспечении обработки трехразрядных двоичных чисел.

Двоичный вычитатель // 2621375

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении двоичного вычитателя.

Троичный полный последовательный сумматор (варианты) // 2616887

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики. Техническим результатом является реализация троичных полных последовательных сумматоров.

Функциональная структура предварительного сумматора f1(σcd) условно "j" разряда параллельно-последовательного умножителя fσ(σ), реализующая процедуру "дешифрирования" аргументов частичных произведений со структурами аргументов множимого [mj]f(2n) и множителя [ni]f(2n) в позиционном формате "дополнительного кода" и формирования промежуточной суммы [1,2sjh1]f(2n) в позиционном формате "дополнительного кода ru" (варианты русской логики) // 2586565

Группа изобретений относится к вычислительной технике и может быть использована при построении параллельно-последовательного умножителя с входными аргументами слагаемых [mj]f(2n) и [ni]f(2n) в формате «дополнительный код».

Полусумматор // 2579980

Изобретение относится к устройствам обработки цифровых данных для сложения или вычитания и может быть использовано в устройствах вычислительной техники и систем управления. Техническим результатом является повышение помехоустойчивости устройства.

Схема управления элементом манчестерской цепи переноса // 2562754

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Схема управления элементом манчестерской цепи переноса // 2554853

Многовходовой сумматор // 2547625

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Устройство для суммирования // 2546569

Изобретение относится к вычислительной технике и может использоваться в системах автоматического регулирования, автокомпенсаторах, в которых требуется получить результат накопления с помощью алгебраического сложения большого количества двоичных чисел.

Накапливающий сумматор // 2544748

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях. Техническим результатом является повышение быстродействия устройства за счет параллельного суммирования младших и старших k/2 разрядов входного k-разрядного числа, где k=2n - разрядность входных чисел.

Способ и устройство сложения двоичных кодов // 2537046

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано для сложения двоичных кодов. Техническим результатом является повышение быстродействия.

Двоичный сумматор // 2533078

Изобретение предназначено для сложения двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Устройство формирования переноса в сумматоре // 2525111

Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах для реализации арифметических устройств. Техническим результатом является повышение надежности.

Функциональная структура младшего разряда сумматора fcd(σ)ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) // 2524562

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n).

Параллельный сумматор-вычитатель на нейронах со сквозным переносом // 2523942

Изобретение относится к средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования и вычитания чисел в двоичной системе счисления в прямых кодах.

Способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1(σru)min без сквозного переноса f1(±←←) и технологическим циклом ∆tσ → 5∙f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) // 2523876

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования и умножения условно минимизированных аргументов аналоговых сигналов слагаемых.