Изготовление или обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее (H01L21/77)
H Электричество(232322)
H01L21/77 Изготовление или обработка приборов, состоящих из нескольких твердотельных компонентов или интегральных схем, сформированных на общей подложке или внутри нее(31)
Изобретение относится к области использования материалов в виде многослойных реакционных энергетических фольг с эффектом самораспространяющегося высокотемпературного синтеза (СВС). Цель изобретения - разработка способа электрического инициирования СВС реакции путем пропускания тока через присоединенные к поверхности многослойной реакционной энергетической фольги контакты.
Способ изготовления sers-активной подложки // 2787341
Изобретение относится к области технологии создания наноструктурированных материалов для сверхчувствительной диагностики состава и строения органических веществ методом SERS-спектроскопии. Для изготовления SERS-активной подложки получают шаблон, представляющий собой полимерную пленку толщиной 10-20 мкм с массивом сквозных, по существу, одинаковых цилиндрических каналов диаметром 20-2000 нм, поверхностной плотностью 105-109 см-2.
Изобретение относится к области производства электроники последнего поколения, а именно к способам соединения МОП-компонентной базы на основе кристаллов типа А3В5 с помощью реакционных многослойных фольг.
Использование: для изготовления СВЧ–гибридных интегральных микросхем космического назначения с многоуровневой коммутацией на основе органического диэлектрика. Сущность изобретения заключается в том, что способ изготовления СВЧ–гибридной интегральной микросхемы с многоуровневой коммутацией на основе органического диэлектрика включает изготовление многослойной платы с чередованием слоев с металлизированным рисунком и слоев органического диэлектрика с последующим монтажом кристаллов, перед которым проводят термическую обработку.
Подложки матрицы и способы их изготовления // 2688814
Изобретение относится к подложке матрицы и способу ее изготовления. Способ изготовления подложки матрицы включает: осаждение проводящего слоя на подложку и применение первой маски для травления проводящего слоя с формированием трех электродов тонкопленочного транзистора, первой сигнальной линии и второй сигнальной линии, причем первая сигнальная линия содержит первую часть и вторую часть, разделенные и расположенные с каждой стороны второй сигнальной линии, последовательное осаждение промежуточных слоев и применение второй маски при травлении промежуточных слове с формированием первой соединительной перемычки, соединяющей первую часть и вторую часть, осаждение проводящего электрода и применение третьей маски при травлении проводящего электрода с формированием электрода пикселя и соединительной линии, электрически соединенной с первой частью и второй частью.
Использование: для изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния. Сущность изобретения заключается в том, что способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния содержит: подготовку подложки и формирование буферного слоя на подложке; формирование слоя полупроводниковой структуры и первого изоляционного слоя, имеющих одинаковую толщину, и с расположением их в одном и том же слое; причем этап формирования буферного слоя на подложке включает этап: на подложке последовательно формируют слой нитрида кремния и слой оксида кремния; этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, расположенных в одном и том же слое и имеющих одинаковую толщину, включает этапы, на которых: формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного слоя для формирования поликристаллического кремниевого слоя; структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры; формируют слой нитрида кремния, толщина которого совпадает с толщиной слоя полупроводниковой структуры, на слое полупроводниковой структуры и буферном слое там, где не сформирован слой полупроводниковой структуры; наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры; структурируют слой нитрида кремния с помощью второго процесса фотолитографии; далее травят слой нитрида кремния на слое полупроводниковой структуры, чтобы травлением удалить слой нитрида кремния со слоя полупроводниковой структуры для формирования первого изоляционного слоя, толщина которого совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры.
Предлагаются способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов. В способе изготовления после формирования затвора и изолирующего слоя затвора тонкопленочного транзистора последовательно наносятся полупроводниковый слой и первый защитный слой.
Подложка матрицы тонкопленочных транзисторов включает область расположения электродов пикселей, область расположения электродов данных, прозрачный слой электродов пикселей, сформированный в области расположения электродов пикселей, первый металлический слой, первый диэлектрический слой, слой аморфного кремния, второй металлический слой, второй диэлектрический слой, сформированные в области расположения электродов пикселей и области расположения электродов данных.
Изобретение относится к производству радиоэлектронной аппаратуры. Технический результат - повышение надежности металлокерамических плат (МКП) в области межслойных переходов, уменьшение размеров последних и повышение плотности их размещения в МКП - достигается заполнением переходных отверстий путем покрытия стенок переходных отверстий слоем низковязкой металлизационной пасты с последующим заполнением отверстий с металлизированными стенками высоковязкой металлизационной пастой, благодаря чему предотвращается разрушение МКП в процессе температурной обработки.
Изобретение относится к технологии производства многокристальных модулей, микросборок с внутренним монтажом компонентов. Технический результат - уменьшение трудоемкости изготовления, расширение функциональных возможностей и повышение надежности микроэлектронных узлов.
Изобретение относится к электронной технике и может быть использовано при создании мощных гибридных интегральных схем СВЧ-диапазона многоцелевого назначения. Технический результат - улучшение электрических характеристик за счет улучшения теплоотвода, повышение технологичности при сохранении массогабаритных характеристик.
Изобретение относится к технологии микро- и наноэлектроники и может быть использовано в производстве гибридных микросистем анализа слабого магнитного поля. .
Изобретение относится к микроэлектронике. .
Кассета для интегральных схем // 1008823
Тара-спутник // 862271
Кассета для микросхем // 851554
Изобретение относится к произ- •водству изделий электронной техникии может^быть использовано для сортировки микросхем в плоских корпусах с двухрядным симметричным расположением выводов по электри.ческим параметрам.
Кассета // 809436
Кассета // 801146
Устройство для ориентации подложек // 790041
Устройство для загрузки плоских изделий // 788228
Тара для полупроводниковых пластин // 783888
Устройство для маркировки // 661657
Способ пайки полупроводниковых приборов // 632010
Проекционный координатограф // 560373
