С использованием комплементарных моп-структур (H03K19/0948)
H03K Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;
(25625) H03K19/0948 С использованием комплементарных моп-структур(15)
Изобретение относится к цифровой вычислительной технике и может быть использовано при создании устройств, использующих функции ИСКЛЮЧАЮЩЕЕ-ИЛИ и(или) ИСКЛЮЧАЮЩЕЕ-ИЛИ-НЕ, например, в схемах контроля четности и(или) нечетности и других многоразрядных цифровых устройств.
Изобретение относится к электронике и предназначено для использования в интегральных микросхемах счетных и управляющих устройств на комплементарных полевых транзисторах структуры металл-окисел-полупроводник (КМОП).
Изобретение относится к вычислительной технике и может быть использовано при создании устройств, использующих функции ИСКЛЮЧАЮЩЕЕ ИЛИ и (или) ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, например в схемах контроля четности и (или) нечетности и многоразрядных сумматорах.
Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента И-НЕ/ИЛИ-НЕ на полевых транзисторах.
Изобретение относится к области вычислительной техники. Технический результат заключается в повышении помехоустойчивости логического элемента при воздействии одиночных ядерных частиц.
Использование: для создания сверхбольшой логической матрицы с энергонезависимой памятью и высокой степенью интеграции элементов. Сущность изобретения заключается в том, что многослойная логическая матрица на основе мемристорной коммутационной ячейки, представляющая собой электронное интегральное устройство на основе логических элементов ИЛИ-НЕ, в котором архитектура электрических цепей является трехмерной, а само устройство образовано перпендикулярно ориентированными пластами, коммутируемыми через мемристивные кроссбары, и состоит из ячеек с последовательно формируемыми слоями: монокристаллического кремния со сквозными проводниками по технологии монолитной 3D интеграции; слоем планарных КМОП инверторов, каждый из которых образован двумя комплементарными полевыми транзисторами с объединенными затворами - входом инвертора, объединенными стоками - выходом инвертора и подключенными к соответствующим шинам питания истокам; слоем сигнальных проводников; мемристивным слоем; слоем с диодами Зенера, причем соединенные последовательно с диодами Зенера мемристоры находятся в перекрестиях выходов КМОП инверторов и сигнальных проводников нижележащего пласта.
Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах при реализации логических устройств. Технический результат - повышение быстродействия устройства.
Изобретение относится к вычислительной технике. .
Изобретение относится к вычислительной технике. .
Изобретение относится к вычислительной технике. .
Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических и арифметических устройств. .
Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. .
Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств. .
Изобретение относится к автоматике и вычислительной технике и может быть использовано для разработки микросхем троичной логики. .
Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств. .
Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики. .
Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F).
Изобретение относится к области электротехники и радиотехники и может быть использовано в качестве телеконтроля звуковой частотой для выполнения различных операций. .