Мажоритарно-резервированное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (ii>1 001529 (61) Дополнительное к авт. свир-ву. (22) Заявлено 07.12,79 (21) 2850708/18-24 с присоединением заявки Мор М g+ з

Н 05 К 10/00.

G 06 F 11/18

Государственный комитет

СССР но делам изобретений и открытий

{23) Г1риоритет(53) УДК 681. 325 (088.8) Опубликовано 2Ы283. Бюллетень М 8

Дата опубликования описания 28. 02. 83

В. A. Исаенко, В. A. Калиничев и В. И . Тафель-„;, тS (72) Авторы изобретения (71) Заявитель (54) МАЖОРИТАРНО-PEBEPBPPOBAHHOE УСТРОЙСТВО

Изобретение относится к вычиелмтельной технике и монет быть исполь-, зовано для построения систем с высокими показателями надежности °

Известно резервированное устройство, содержащее резервированные блоки, мажоритарный элемент, индикаторы отказов, блок перестройки структуры, причем каждый реэервируемай блок содержит элементы И, одноканальный и многоканальный счетчики, схемы контроля, схемы анализа нулевого состояния и регистр. Ч акое устройство . обеспечивает повышение надежности за счет того, что в нем отказ классифицируется как серия следующих друг за другом сбоев, а также за счет пере« стройки структуры (13.

Наиболее близким по технической сущности к предлагаемому является резервированное устройство, содержащее мажоритарный элемент, входы которого соединены с выходами резервированных блоков и входами индикаторов отказов, выходы которых связаны через элементы ИлИ с соответствукхвими входами реверсивного счетчика, . который через дешифратор и весовые датчики подключен к входам мажоритарного элемента. Устройство реализует мажоритарную функцию при любом числе отказавших блоков, причем выбор большинства каждый раз производится из совокупности, имеющей в своем составе большинство достоверный сигналов (2)

Недостаток устройства состоит в сложности реализации.

Пель изобретения — упрощение устройства.

Поставленная цель достигается тем, что мажоритарно-резервированное устройство, содержавшее резервируемые блоки, выходы которых подключены к индикаторам отказов, содержит первый цвоичный сумматор, два блока сумматоров единиц и элементы И, выходы которых подключены к входам первого блока сумматоров единиц, первые входы - к выходам соответствующих резервируемых блоков, а вторые входык выходам соответствующих, индикаторов отказов и к входам второго блока сумматоровединиц, соединенного инверсным выходом с вторым входом первого двоичного сумматора, инверсный выход которого подключен к выходу

;устройства. Каждый из блоков сумматоров единйц выполнен в виде п-ступенЗЬ;чатой пирамиды вторых двоичных сум1001529.З маторов, причем разрядность вторых двоичных сумматоров. !-ой ступени равна 1, количество вторых, двоичных сумматоров i îé ступени не превышает

2 ", входы вторых двоичных сумматоров первой ступени совместно с входами переноса всех вторых двоичных сумМаторов соединены с входами блока, выходы сумм и переносов вторых двоичных сумматоров каждой из первых (и-1) ступеней поразрядно подключены >0 к входам вторых двоичных сумматоров последующих ступеней, а прямые и инверсные выходы второго двоичного сумматора и-ой ступени соединены со- ответственно с прямыми и инверсными 15 выходами блока.

На фиг. 1 представлена структурная схема устройства для конкретного случая пятикратного резервирования на фиг. 2 — структурная схема блока сумматоров единиц на 15 входов (15 входов выбрано из соображений наиболее полного раскрытия структуры блоков).

Устройство (фиг. 1) содержит резервируемые блоки 1-5, индикаторы !

6-10 отказов, элементы H 11-15, первый 16 и второй 17 блоки сумматоров единиц и первый двоичный сумматор 18.

Сумматор единиц (фиг, 2) содержит вторые двоичные сумматоры 19-22 первой ступени, вторые двоичные сумматоры второй ступени 23 и 24, второй двоичный сумматор 25 третьей ступени, входы 26-40, прямые 41-44 и инверсные 45-48 выходы блока. 35

На фиг. 2 приняты следующие обозначения: А и  — входы слагаемых

1 1

i-ro разряда второго двоичного сумматора, S; — выход i-го разряда второго двоичного сумматора, 1l1- входы 40 переноса второго двоичного сумматора;

П -П - выходы переноса вторых двоичных сумматоров соответственно первой, второй и третьей ступени.

Блоки 1-5 формируют выходные сиг- 45 налы, которые при наличии сигналов разрешения с выходов индикаторов

6-10 через элементы H 11-15 поступают на входы блока 16. Сигнал разрешения (сигнал логической единицы) присутствует на выходе индикатора отказа при исправности подключенного к нему резервированного блока. Блок

16 формирует двоичный код суммы единиц, поступающих на его входы с выходом элементов И 11-15. Выходной код блока 16 поступает на входы сумматора 18 с монтажным сдвигом на один разряд в сторону старших разрядов, что соответствует подаче на вход сумматора 18 удвоенного выходного 6О кода блока 16. На инверсных выходах блока 17 формируется обратный код числа единиц на выходах индикаторов

i I

6-10 что соответствует числу исправных резервированных блоков, На сум- 65 маторе 18 выполняется алгебраическое сложение двоичных кодов, поступающих, с выходов блоков 16 и 17. Выходной сигнал снимается с инверсного выхода знакового разряда сумматора 18. Блоки 16 и 17 реализованы по структуре, приведенной на фиг. 2, которая для случая пятикратного резервирования выражается следующим образом. Каждый блок содержит только два сумматора

19 и 20 в первой ступени и один сумматор 23 во второй ступени, причем входами блока являются пять любых входов из набора входов 26-32 (на два лишних входа подается сигнал логического нуля), а выходами — инверсные (для сумматора 17) или прямые (для сумматора 16) выходы сумматора 23.

Устройство работает следующим образом.

Код, формируемый блоком 17, является кодом порога срабатывания устройства. Для случая пятикратного ре- зервирования, при отсутствии отказавших резервированных блоков„ порог срабатывания равен 5, Порог срабатывания убывает по мере отказов резервированных блоков (так, при двух отказавших блоках порог срабатывания равен 3), Код, поступающий с выхода сумматора 16, является кодом удвоенной суммы единичных сигналов на выходах элементов И. Для случая пятикратного резервирования, при отсутствии нулевых сигналов запрета от индикаторов отказов, этот код может принимать значение от 10 (на выходах всех резервированных блоков единичные сигналы) до 0 (на выходах всех резервированных блоков нулевые сигналы).

По мере выхода иэ строя резервированных блоков сумма, формируемая блоком 16, уменьшается за счет того, что о нулевому сигналу с выхода индикатора отказа на выходе соответствующего элемента И фиксируется нулевой потенциал независимо от значения выходного сигнала отказавшего резервированного блока. Так, при двух отказавших блоках код на выходе блока 16 не превышает 6.

На сумматоре 18 выполняется сравнение (вычитание) кодов порога и удвоенной суммы единичных сигналов на выходах исправных резервированных блоков (на выходах элементов И), При наличии на выходах большинства исправных резервированных блоков нулевых сигналов результат сравнения меньше или равен О, а значение знакового разряда сумматора 18 равно 1.

При наличии на выходах большинства исправных резервированных блоков единичных сигналов результат сравнения больше О, а значение знакового разряда сумматора 18 равно 1. В обоих

1001529 случаях инверсное значение знакового разряда сумматора 18 является мажорированием сигналов резервируемых блоков.

Таким образом устройство реализу ет мажоритарную функцию б иэ 10 над кодом, поступающим на входы сумматора 18, что соответствует мажоритар ной функции 3 йэ 5 над сигналами ре= зервированных блоков.

При отказе одного из резервированных блоков, например блока 1, индикатор б формирует на своем выходе нулевой стгнал, который подается на второй вход элемента И 11, вследст -, вие чего на соответствуне ий вход блока 16 поступает нулевой сигнал. Од- ° 15 новременно блок 17 уменьшает на единицу код порога. В этом случае устройство реализует мажоритарную функцию 6 из 8 над кодом, поступающим на входы сумматора 18, что соответ- 2О ствует мажоритарной функции 3 из 4 над сигналами исправных резервированных блоков.

При отказе двух резервированных блоков устройство перестраивается на выполнение мажоритарной функции

4 из б над кодом, поступаюшим на входы сумматора 18, что соответству- ет мажору 2 иэ 3 над сигналами ре- 30 эервированных блоков.

При наличии трех отказавших блоков устройство формирует выходной сигнал по совпадению сигналов от двух резервированных блоков, а при 35 отказе четырех блоков - no сигналу с выхода последнего исправного.

Специфика блоков 1«5 не влияет на воэможность применения резервирования замещением. Предлагаемое устройство является типичной адапти- 40 рующейся избыточной структурой. Применение такой структуры, а не резервированной структуры с замещением, определяется характером решаемых устройством задач. Так, избыточная 45 адпатирующаяся структура, в отличие от резервированной структуры с замещением, не критична к сбоям из фиксируемых индикаторами отказов (при условии малой вероятности одно- 5р временнЫх сбоев большинства блоков)., При сбоях, которые фиксируются индикаторами отказов, устройство работает так.

A. На выходах двух из пяти бло55 ков присутствуют ложные сигналы "О".

На выходах блока 16 формируется код

3, который за счет сдвига увеличи,вается в два раза и поступает на входы сумматора 18 с 00110 (двоичный код б), на выходах блока 17 формируется инверсный код 3, который также поступает на входы сумматора 18

00011 (прямой код 3), 11100 (инверсный код 3). 65 знаковый разряд

0000 еэультат сложения положительный, инверсное значение знакового разря(да единичное, что соответствует зна чению сигналов большинства блоков, Сумматор 18 осуществляет сложение этих кодов

11100 знаковый разряд

ЯЧТ5

Ф

Результат сложения положительный и значение знакового разряда нулевое, а инверсное значение F единичное, т.е, на выходе устройства сигнал логической "1", что соответству:ет значению сигналов большинства исправных блоков.

Б. На выходах двух из пяти блоков присутствуют ложные сигналы "1".

На выходах сумматора 16 код О,сдвинутый на один разряд, он поступает на входы сумматора 18 — 00000 (дво,ичный код О)", на выходах сумматора

l7 — инверсный код 3-11100 (инверсный код 3), на выходе сумматора 18

Т1ТИ)

Ф

Результат сложения отрицательный ,и значение знакового разряда единичное, а инверсное - нулевое, т.е. на выходе устройства сигнал логического "О", что соответствует значению сигналов большинства исправных блоков.

В. На выходах одного из блоков присутствует ложный сигнал "О".

На выходах сумматора 16 код 4, который со сдвигом на один разряд поступает на входы сумматора 18 — 01000 (двоичный код 8)> на выходах сумматора 17 инверсный код 4 — 11011 (инверсный код 4)-; на выходах сумматора 18

11011 + знаковый разряд КТО

Результат сложения положительный, инверсное значение знакового разряда единичное, что соответствует значению сигналов большинства исправньЖ блоков.

При сбоях, которые не фиксируют индикаторы отказов, устройство ра ботает как обычное мажоритарное уСтро ство.

На выходах двух из пятй блоков ложные сигналы "О", на выходах сум-. матора 16 код 3, который со сдвигом на один разряд поступает на входы сумматора 18 - 00110 двоичный код б ); на выходах сумматора 17 инверсный код 5 - 11010 инверсный код 5 ); на выходах сумматора 18

11010 "знаковый разряд

1001529

+ знаковый разряд

При сбоях, фиксируемых и не фик,сируемых индикаторами отказов на выходах двух из пяти блоков-ложные сигналы "0" и неисправность этих . блоков зафиксирована индикаторами отказов, кроме того, на выходе еще 5 одного бока-ложный сигнал "0", причем:его неисправность не зафиксирована .индикатором,отказа. На выходах блока 16 - код 2, его удвоенное зна чение подается на вход сумматора

18-00100 (двоичный код 4), на выходах блока 17 — инверсный код

3 - 11100 (инверсный код 3) р на выходах сумматора 18

„00100

57%55

Результат сложения положительный, инверсное значение знакового разряда единичное, что соответствует значе- 20

Нию большинства исправных блоков.

Таким образом, затраты на реализацию многократного резервирования в предлагаемом устройстве существен ,но снижены. 25

Формула изобретения

1. Мажоритарно-резервированное устройство, содержащее резервируемые блоки, выходы которых подключены к

1 индикаторам отказов, о т л и ч а ю- 30 щ е е с я тем, что, с целью упрощения устройства, оно содержит первый

"двоичный сумматор, два блока сумма,торов единиц и элементы И, выходы крторых подключены к входам первого 35 блока сумматоров единиц, первые входы — к выходам соответствующих резер-. вируемых блоков, а вторые входы— к выходам соответствующих индикаторов отказов и к входам второго блока ,сумматоров единиц, соединенного инверсным выходом с вторым входом первогодвоичного сумматора, инверсный выход которого подключен к выходу устройства.

2. Устройство по п. 1, о т л иа ю щ е е с я тем, что каждый иэ локов сумматоров единиц выполнен, в виде о-ступенчатой пирамиды вторых двоичных сумматоров, причем разрядность вторых двоичных сумматоров I-й ступени равна i количество вторых двоичных сумматоров i-й ступени не превышает 2 " "), входы вторых двоичных сумматоров первой ступени совместно с входами переноса всех вторых двоичных сумматоров соединены с входами блока, выходы сумм и переносов вторых двоичных сумматоров каждой из первых (o-1) ступеней поразрядно подключены к входам вторых двоичных сумматоров последующих ступеней, а прямые и инверсные выходы второго двоичного сумматора и-ой ступени соединены соответственно с прямыми и инверсными выходами блока.

Источники инФормации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 478310, кл. G 06 F 11/18, 1973.

2. Авторское свидетельство СССР

9 315180, кл. G --06 F 11/18, 1970 (прототип).

1001529

1001529

Составитель В. Максимов

Редактор Н. Безродная Техред Е.Харитончик Корректор И. Мулла

Заказ 1455/77 Тираж 843 Подписное

BHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4