Следящая система
ОПИСАНИЕ,®, ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву кз 642676 (22) Заявлено 08.08.80 (21) 2973016/18-24 f51) hh. Кд. с присоединением заявки М9— (23) Приоритет
6 05 В 13/02
l оеуяврет ненный комитет
СССР оо делим изобретений и открытий
Опубликовано 0703.83, Бюллетень М 9
Дата опубликования описания 07.03.83 (ЗЗ) УДК 62-52 (088.8 ) (72) Авторы изобретения!
B . Â . Øåâàëü, С .Л. Исаков, В. И. Земсков и И;П:.Некрасов (71) Заявитель (54 ) СЛЕДЯЩАЯ СИСТЕЫА
Изобретение относится к автома-. тическому управлению, может найти применение при управлении объектами, подверженными воздействию как параметрических, так и внешних возмущений.
По основному авт. св. Р 642676 известна следящая система, содержащая последовательно соединенные блок формирования сигнала ошибки и блок дифференцирования, выходы которых подключены к входам коммутатора, суммирующий усилитель и последовательно соединенные исполнительный орган и объект, первый выход которого подключен к первому входу блока формирования сигнала ошибки, выпрямитель, первый синхронный детектор, пороговый элемент, функциональный преобразователь и переключатель, входы которого подключены к выходам функционального преобразователя, блока формирования сигнала ошибки, блока дифференцирования и коммутатора, а выходы — к входам суммирующего усилителя, выход которого через пороговый элемент соединен с первым входом первого синхронного детектора, второй вход которого соединен с выходом выпрямителя, а выход — с входом исйолнительного органа, связанного своим вторым выходом с входом функционального преобразователя, причем первый вход выпрямителя соединен с первым входом объекта, а второй вход — co вторым входом блока формирования сигнала ошибки (13.
Недостатком известной системы является ее низкое быстродействие.
Попытки увеличить быстродействие системы с помощью известных приемов приводят к резкому сокращению области устойчивости системы.
Целью изобретения является повышение быстродействия системы.
Поставленная цель достигается тем, что в системе дополнительно установлены компаратор и последовательно соединенные блок сигнатуры, инвертор, второй синхронный детектор, блок памяти, сумматор, третий синхронный детектор и второй переключатель, выходы которого соединены с шестым и седьмым входами суммирующего усилителя, выход коммутатора соединен с управляющими входами первого и второго переклю- . чателей через блок логики, первый вход компаратора соединен с выходом
ЗО инвертора, второй вход — со вторым
100 016
ВЫХОДОМ ИСПОЛНИТЕ?)),fi;;;".; OPL .1 co:.Дне)е н с выхОдом блОка фо» Миров»вЂ” с; н::.Я сигнала ов:ибки к Втo:.. .::.," Входом BTîðîão си:)хронно -o;le ВЫХОД C O BT О РЫМ И В Х ОД d:<) И <1 На чер.гежа приведе))а фу! к).;ко»)а(!1,— ная схема системы. Система содержит объек г 1 упр )BJ)c- )ния,исполHИ ельный opã»н 2 с »)елиНЕййОй! Х»Р»КтЕР!!СтИКОИ Til)i
15 — 17, блок 18 п<»х!?1т), сумз«тор .1 "., компаратор 20, блок ?1 логики,)<)д»тчик 22 входного во!)Действия, .;»т-ик 2 3 Обра гнОи сВЯ 3 k1., 0 — )зь)х0,1»н Ой сигнал блока 21 лo!Hки, ",., — »ходнос ? воздейс гвие, 8 — си1 If,).f (з))!к бки, Š— С 1! Г)! c)J! П1? Ои 3 ВО(1<1<ОН С; I Т f1 » а ошибки, !. — ток уп;?»плени );)c;I
Система работает ст!еду)(?щ))м об— разом. 4 .<) ))г?)! Включении систс .мы в р<тбО 1- i? ) датчик 23 подает вход» ое воздействие ХЗ »)а вт-рые входы блока 3 формироBàния сHгнала ошибки и BûïðÿìHTåëя 7, На первые входы указа!!))ых б i(»<013 4 ". поступает сигнал, пропорцис?и»льный регулируемой координате, с,д»тч )Ka 23 обратной связи, установлен:oro н» объекте 1. На выходе блока ? формируется скгнал Е ошибки систс..мы.
Сигнал Е г!осту)!»ет »)а входы дi-:(I
О, при вья)<злнелии с:сдую;)Fi!< условий Где ", 8 )< — »:OK(?Top».: ))ороговые значе )ия, определяющке границы области н фазовом пространстве системы. Блок 13 ci)1 fk» Tópû определяет знак си) н<)1)»,IIIH(BKH H формирует на своем ВЫХОДЕ С ) На!; С!.)з = S i gn Е В ВИДЕ 13<3)1)? Я <(Е »! Кя )!РОПОР!ТИО») аЛ Ь НОГO 3 Н а к?< сН1 )!»л» с>!3:1)бкк 8.. Сигнал U48 с выХОДI) б)IОК» 1 3 CH1 Нс<Т? рЫ Г1ОСТy П»ЕТ На оди»! Из входон сумма Gp» H Hd вход и»)ьертор. 14 F: ам и)<вертируется, Н.) выходе !!)вертор» 14 формиру0 Ñ FI С;-;Г»<аЛ U-)Ckcc — S С Н (В ВИДЕ «:.ряжения сс авакс)), обратным зна1<у с):.. :«Ла ошиб)< г . cHãíàë U подас)тс."я и<1 перв:)е входы синхронного де екто? а 15 H компаратора 20 . Синх(?ok!I)f:.й детокTDp 1 5, Ос? ществлЯющкй у";Iioке»! )е на:
Ц), — —,g""с к н)а его выходе форми)?< (сл с!Iгil»л»- .)г = < (-5 с)п Е ). с иг!)ал с?.)- поступает на вход блока 18 )!<)м?ГT,), "î»е з»поминается и на О 1)I.B<(?, . :3(c ) РОХОДИТ ПОТОМУ, ЧтО ilk) у.:I?»BJ)k) ;:(? т..:),—:,cт выхс дной сигнал коммута: с? !» U = О, На входы сумматора 19 t? -.»JB)».).)8 11 )).)З, а на его н.,::,,iñ формируется cHk"éàë, рави<»! U.i.) --- с).,3- U. = з i g(, Е т,е. сиг< :)«.; < I1 ?c<ïoðI;H0k)àJ)Bíûé знаку сигнала о! !Иб?к!), С. .! r Hал U =Z О4 =0 sign8 . Сигнал 0 пос9 )6 ту!!»с г на сигнальный вход коммута! 0)?а 12, выходные сигналы которого ;од»ются на соотBeтствующие входы су. v,n*,pующего усилителя 5. Выходной сигнал коммутатора 6 2 = О поступает "ак же на пергый вход блока 21 логики. Ток управления исполнительного о.л ана поступает на вход функционального преобразователя 10 и на второй вход компаратора 20. Вид функцко:)ал»)or о преобразования »)„В= Е (i> ) iiPеОбГ?с: зов ателем 1 0 ВыбиРаетсЯ В за)HcH1cIoc TH 0T 1 1 упраьления наличкя и вида внешних ? и параметрических ВОзмУщений и тРебонаний к характеристикам системы. В .. ростейшем случае преобразователь 10 может кметь пропорциональную харак-,еристику с коэффициентом пропорцко»альносTH равным единице, т.е. его ".:.:.Ход:ой сигнал, т.е. U40= . Сигнал i3 пос -?I;àåò на соответствующий Вход -1O -" ))е!?ек?)юч»теля 11. На второй вход ком:.»ратов<т 20 поступает сигнал 04 в виде напряжения со знаком, обратным :.»)аку сигнала ошибки Г сис".темы. 1003016 На выходе компаратора 20, осуществляющего сравнения входных сигналов 014 . по релейному закону, формируется сигнал (>2 --- 0 в том слу2о чае если U<+ j> 3 U0 где 0о па тоянная уставка, зависящая от пара5 метров объекта 1 управления и требований к характеристикам системы. Сигнал U поступает на один из вхо дов синхронного детектора 17, на второй вход которого поступает сигнал 01 с выхода блока 13 сигнатуры. Синхронный детектор 17, осуществляющий умножение на знак, реализует операцию перемножения сигналов Ц =:ign F и U„= 0 и на его выходе формируется 15 сигнал 1 = 02 .U = 0 ° signE. Сиго 13 нал Y поступает на второй вход блока 21 логики, на первый вход которого подается сигнал Z c выхода коммутатора б. На выходе блока 21 логики, 20 реализующего итеративное логичес-— кое управление вида Q=Z(Y+Q ), формируется сигнал сли в пРоцессе работы системы на выходе блока 21 логики формируется низкий потенциал (,т.е. логический сигнал "0"), то на выходной сигнал блока логики воздействует на переключатели 11 и 12 таким образом что 1 35 на входы усилителя 5 пос-упают сигналы Е, Е и постоянная уставка U )6 со знаком, соответствующим знаку сигнала Е, что обеспечивается синхронным детектором 15. При этом усилитель 5 су,ирует указанные сигналы 40 со своими весовыми коэффициентами и на выходе усилителя 5 формируется сигнал т.е. сигнал логической единицы; который исчезнет лишь при появлении на выходе коммутатора б сигнала Z 0. После появления на выходе блока 21 логики сигнала Q = 1 переключатели 11 и 12 коммутируют сигналы . U16, Е и i> таким образом, чтобы на вход усилителя указанные сигналы поступали с новыми весовыми коэффициентами, и на выходе усилителя 5 формируется сигнал М=Ъ (ФФ Еф и46 Ь 1„ f. n>ag гпах "глс х n>aw G=Z (Ч+Я)= О (0 sign 6+0(Osiqn+ 0(0sia;nt+.. )) =0 и "16 < 45 min тп1п min т п Где < .,К .„, kU . и 1<„- .„выбираются из требовайий к характеристикам системы, в ча"тности, 1<. может быть > min равен нулю. Сигнал Ч поступает на пороговый элемент 9, где сравнивается с некоторой пороговой величиной Ч», которая в частном случае может быть равна нулю. С выхода порогового устройства сигнал U9 поступает на вход синхронного детектора 8, на второй вход которого поступает сигнал U с выхода выпрямителя 7. Синхронный детектор 8, осуществляющий умноже- 60 ние на знак, реализует операцию перемножения сигналов (.>В и U9 . Пока сигнал Ч больше величины >», на исполнительный орган 2 действует разгонЯющий фоРсиРУющий сигнал 08=с/ ах(Е(, 65 где с/ — максимальное значение коэфах фициента передачи выпрямителя 7. При V IK I < Е" и IF! < Е». B этом случае на выходе коммутатора б формируется сигнал 1 в виде логической единицы,т.е. Ф- &," Z = 1 при (2) 1Е)< Е При этом на входы блока 21 логики, блока 18 памяти и синхронного детектора 16 подается сигнал Z = 1. На выходе синхронного детектора 16 формируется сигнал Ц 6=Z 01,=-1Signf. А сигнал U16 на выходе синхронного детектора 16 меняет знак постоянной уставки, что приводит к изменению знака сигнала U9 на выходе порогового элемента 9 и на входе исполнительногo органа 2. Одновременно в блоке 18 памяти по сигналу 2 = 1 происходит запоминание значения сигнала U16 = Е(-sign М . На выходе блока 21 логики форми руется сигнал Я=2 (+Я)=1 )О з1(т Ю+1(ОзЩпЕ (ъ : гЯ й При уменьшении сигнала разности 01, — i ниже постоянной установки ()О срабатывает компаратор 20 и формирует на своем выходе сигнал 020 -= 1 (при U1 — i > < 0О) . Ha выходе синхронного детектора 17 формируется сигнал О (> - U =1М<> пй. 11 20 13 Йа выходе блока 21 логики в этом случае формируется сигнал д- ((+ц)=фз1срЕ+ ((э п8 "< "%" +с 8, 100 )01 I .)!1:IP<)HCXC:,1(>i i,; !".<.): (.1!<. К.=l C И I (3 а)!а !i c) 13ЫХС>ЦЕ 110) C)I 0(i nl 0 :)1(:— ! i (E!n I il а В! Jxn— ДЕ СИ!)ХРОННГ>Е 0 ДЕ 1ЕКТOP<. О . )<)С(OТОИ Е30 3 Н IK<)E(>tt(E!1 0 IIPH О! С1 0;! ° )Я(;(Е! О < (ЗЕЖИМсl . „) 3 H11OJI E3QE) f3OC бЛОКОМ ". (> I I<)F i iEDeXnJJñ C OCT Oß I3H ß "H C !Er МЫ (i - jC JI()— BHH F 1 к условиям !,2 ) содержит информацию о величине отклонения СИГНаЛсl с В ЭТОТ Г10МЕНТ E3()Е!ИЕНИ OT значения сиг нала Е, г!редпис -1(IIInl пс условиям нормальнои работы с!)сте-мы . Тс)кос О е KJIoi)еHИQ мОжет бl ITе; В" 3 ВаНО На ПРаКтИКЕ Раэ )H!H6)MH I.:ÐH«;)На- 1<) ми. В первую очередь к ним относятся Варна:(ии параметров объекта 1 управ-ления, например, час "о вст,)счающий< Я На 1Р<1К ТИКЕ СЛ<,") ай Н(К )(1 1 „-. 0)IИРУF= МОГО ИЗМЕНЕНИЯ Вo?IHЧИНЫ а;<ти(r HOГО 26! r.-O!IpOтИ -J!eНИя уПраВ (ЯКХ:„ЕИ обМОТК!i ДВИ Г» Т<ЭЛ 2 в с IСДс I в H(. се. i)а грOHC) . lc pn>HE ТОГO, Г) Т К Л О l ) (. Н . Гэ p Q ct J! E< Н О Е О 3 i i c . Е Е) И и С И Г— нала F 0 -:!редписа<п)огo може г, ьгте> ".(I 3 >с(i! (i (3 НЕ . >НИ -<и ) ": М< i < т 3 <Чáitll!F 11 l!а n(>r60! Е ) Ран|)< НИЯ,. В с)1()J;c : i3;! с )л 1(я I .!;;(1;(. р(. I!i c.i!c: I I li 1> В(I:l Р clJ. !. (3(!!<; Р:1; 1<< . ° *. ) Е К i: :.. i! Е. !
F<1n х <Э Г -,;;; Е, (> Т L 17 H i l.,< . Г) 1 :. r 1 7 i (!: Iе Ь < Ч Э О Яс<. 7 Яi . i С (Е 3 Y Oil >1. !!:>, t! C >(((i!,;! i i!1,— ! ..!<0 — !-О,(-i i! ВО<- Ти СИСТЕМI I 13 Нсй(Ь) Г(Г) i! ((СНЕ)(„й В б .OK< с v I?< (МЯ H < .()ст)вн ив с)(ст Б < ." .F1=! .! ) >E . I 9 c .)
)ЫМ) С ИГ) аЛО) 7 (., ll;.,(3> ".;О, >Е C:у(!Мс: I O 19 формируется сиг:i J:(. .79 =()1, — (f, 6 9 c)- 37 C - (т (s 3 ()- „ f ) . ;, g 7) F > )> <3 i () )i C ПОЛ))Ч Е(Н(!и II I f! et)I < 170(. >Г!7<)ГЭ t! с) вход с; нхро()(:c)I о !io i(K (ра 1В, 13 1<оторо:, iilî)(Г;1(г(Я Га .:! 1! <«< !К(И(3;) i o . Hl >;(ла:(комю татор:1 () . Полу !с(!и >й (1!Гfi<)J! ((> (-, f 3 В ) S Ч, I; с. ((Г<(ещае >;.иll< 1! I (-ре)(!i((-Iс" 13 1< ß СИ((.F .Li В C I OPnl, . (Е Н i ii Е H и: !Ь !— Я Н И я Bc)pH<)ци)) П <31) ак(ЕТ 1<(>В CH<> < С I, !, 1 <) I управления. ПрЕД))с)Е а(,".«1 Я С. 1: ГC i,ic! 1. <. (3: С . На >t проверены В лаб(>ра торн:;;; ye)in E; It > путем макетиров,)7 ия. При -) TOM ocyi7- С С Tl) Jl1)JIC!3 Il j <И Ну<(17 ТЕ 16!!r :) якорных обм()ток э)!е1< Е)Г)лв,;;. (Г л .-и исполните)11:13(< х ОРг,)нов 2. В и =не "!— ной системе т )Kn:.3 Iiа!.(:="В -,!рип(;дит ПОТРРЕ У ТOI!(ii!H(: ° и, I1; 1! )E ".:!1 рев Я((орi!n! обмотки вызáif)ает llnòopþ устоичивости системы. В пред)lаl c,(Мои СИСТС "IЕ В()E- J ЕНИЕ КОРРЕК i iH
2-3 1!росных цикл ). ,,E!cIJ;ni.trErI)EJ;» ЗффЕКт ПОЛУЧаЕтСЯ, ; «JiH E3Ä коррекцию сигнала ()(6 возложить функции настройцика наилучшеI 0 (i!n KpH "TE .ри Ям быс трОДейс В и Я H устой )ивости положения в фазовом !!ространстве системы линии переклю<>ения . Таким образом, указанные выше отличительные особенности позволяют примерно на 3,5% повысить быстро„ <ействие данной систем61 по сраВ нению с изв"стной, сохрае)ив ту же :.().ic1CT6 УC l ОйЧИВÎCòÈ, И ПОЛУЧИТЬ ..)cTродейсев !е системы достаточно >)ли )кoå к Гред()ë6Hîìó, особенно в с)!у 1()е наличия неко()тролируемых )нс . и .(х и параметрических возму!)(е— ! I i. H . формула изобретения c . !Сд))1>)ае. система г.о авт. св. (;42!77<9)„О т .7 и ч а ю ш а Я с я I<1, тi), с ца)!ью повышения быстродс) и ))НЕl <.Е)СТЕМЫ, В НЕЕ ДОПОЛ()ИТЕЛЬ— . )»EicäeE)(-.I компаратор и последовательно со(<диненные блок сигнатуры, ;!< 1303)Tnp, I)TopoH! синхронный детектор, "::)-ок намя ги, сумматор, третий син:;:,.0:! i С !;ССГ),,)М И СЕДЬ(«с<)М ВХОдаМИ СУММИРУЮш !Го усилителя, выход коммутатора :.(;07(иве.. с управляю(7(ими входами nep-! i.>Гc 1: «торого г)ереклю ателей через :71(77, iХОД вЂ” СО В TOP61(r! В6!ХОДОМ ИСПОЛНИ— "сн. ного органа, а выход через чет1>г;3; синхронный дет)1ктор соединен ь го(>!;.и Входом блока логики, вход :л.>!«:. Сигнатуры соединен с выходом б !о!<=i формирования сиг(:ала ошибки и : "Оl.ьlм ВХОДОМ B ".. ОРОГO с и е! ХРОннОГО . .6 Т(..К OP
cумматора и четвертого син— -,pnH )ого детектора, выход коммута— С< Р с< C О Е) (И 13 H C У П Р <Э В )1 51 ЮЩ И М В Х ОД ОМ Г >ок» 1!:амя "H H вторым входом третьесинхронного детектора. И()точ()ик)3 информа)(ии, з(ин!! (û(Во внимание при экспертизе 1 . Аi- "To,>OK()å свидетел(,ство ССПГ (; 4 2 6 7 G, к 7: . С„О .=) В 1 3 / 0 2 ) 1 9 7 7 !!)>c> i n ип ), 100301б Составитель Н.Нефедова Редактор T.Êóãpûøåâà Техред М.Коштура Корректор М,. Коста Заказ 1548/29 Тираж В72 Подписное БНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, E-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. ужгород, ул. Проектная, 4
