Многоканальное устройство коммутации магистралей управляющей вычислительной системы

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублнк

j i 4 003062 (61) Дополнительное к авт. свид-ву(53) М. Кп:.з (22) Заявлено 120580 (21) 2942041/18-24

G 06 F 3/04 с присоединением заявки ¹Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 070383 Бюллетень ¹ 9

53) УДК 681 ° 32 (088.8) Дата опубликования описания 070383 (72) Автор изобретения

Б,B. Лукьянов ы .

)I

1;,:.

Институт электронных управляющих машин

Ь с

5 (71) Заявитель (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО КОММУТАЦИИ

МАГИСТРАЛЕЙ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОИ

СИСТЕМЫ

Устройство относится к вычислительной технике и, в частности, может быть использовано в управляющих вычислительных системах.

Известно многоканальное устройство коммутации, в котором управление поочередным подключением процессоров к общей магистрали осуществляется устройством-диспетчером, анализирующим запросы процесаоров на пользование общими ресурсами такими, как память, устройства ввода-вывода.

В системе может объединяться до восьми микро-ЭВМ, семь из которых входят на общую для них магистраль отделенную от магистрали с общими ресурсами контроллером шины. В устройство коюеутации, кроме контрол- лера шины, содержащего коммутатор, входит планировщик ресурсов (1).

Недостатком такого устройства: коммутации является наличие достаточно сложных и поэтому недостаточ-. но надежных общих элементов (в рассматриваемом случае — планировщик ресурсов и контроллер шины), отказ какого-либо из которых приводит к отказу всей система.

Известно также устройство, в котором каждая из множества микро-ЭВМ имеет локальную память, и кроме того, предусмотрено множество общих запоминающих устройств, каждое Hs которых связано с двумя микро-ЭВМ через средство управления. Каждое из множества средств управления координирует обращения микро-ЭВМ к общей памяти и запрещает одной из микро-3BN обращаться к общей памяти, когда аналогичное обращение выполняет другая микро-ЭВМ (2).

Недостатком этой систеьы являет15 ся наличие общего для обеих микроЭВМ средства управления подключением к общему запоминающему устройству и малое количество объединяемых микро-ЭВМ.

Наиболее близким к изобретению техническим решением является многоканальное устройство коммутации магистралей, в котором основными элементами являются мультиплексор и таймер. Мультиплексор соединен с общей магистралью системы и с локальными магистралями процессоров. Таймер соединен с мультиплексором и процессорами. Подключение локальных магистралей к общей магистрали осу1003062 ществляется мультиплексором пооче редко в режиме разделения времени, организуемого за счет фазового сдвига между синхроимпульсами, вырабатываемыми таймером. Данное устройство выгодно отличается простотой 3).

Недостатком известного устройства является, во-первых, то, что отказ любого из элементов переключений магистралей приводит к отказу всей системы, во-вторых, то, что при от- 10 казе какого-либо из процессоров нет возможности другим (исправным) процессором взять на себя обслуживание устройств, подсоединенных к локальной магистрали отказавшего процессо- 15 ра, и, в-третьих, невозможность коммутации большого числа локальных магистралей.

Целью изобретения является,повышение надежности и пропускной способности устройства.

Поставленная цель достигается тем, что в многоканальное устройство коммутации магистралей, содержащее и 25 коммутирующих блоков, выполненных в виде коммутатора, первые входы-выходы которых соединены с общей магистралью, а вторые входы-выходы— с соответствующими локальными магист- З0 ралями, в каждый коммутирующий блок введены счетчик, блок элементов ИЛИ, датчик начального значения счетчика, регистр управляющей информации, триггер управления, первый и второй элементы ИЛИ, элемент И, .триггер блокировки и регистр самоотключения, причем вход регистра управляюцей информации соединен с первым входом-выходом коммутатора, первый выход - с первым входом первого элемента ИЛИ 40 и с выходом отключения процессора устройства, второй выход — с первым входом второго элемента ИЛИ, и третий выход - с первым входом блока элемента ИЛИ, второй вход которого сое- 45 динен с выходом датчика начального значения счетчика, а выход — с .входом параллельной записи счетчика, счетный вход которого соединен с выходом элемента И, а вход установки начального значения — с первым входомвыходом устройства и нулевым входом триггера блокировки, выход первого элемента ИЛИ подключен к единичному входу триггера управления, нулевой вход которого соединен с выходом вто-. рого элемента ИЛИ и единичным входом триггера блокировки, выход которого подключен к первому входу элемента

И, второй вход которого соединен с вторым входом-выходом устройства, 60 второй вход второго элемента ИЛИ подключен к выходу регистра самоотключения, вход которого соединен с вторым входом-выходом устройства, третий вход второго элемента ИЛИ соединен 65 через коммутирующий блок с входом отключения по времени устройства.

Реализация такой структуры многоканального устройства коммутации магистралей позволяет каждому из процессоров поочередно подсоединяться к общей магистрали, и выполняя роль ведущего, при необходимости отключать неисправный процессор от его локальной магистрали, подключать эту локальную, магистраль к общей и обслуживать устройства, подсоединенные к локальной магистрали отказавшегося процессора. Прн этом устройство принципиально не ограничивает число коммутируемых локальных магистралей.

Общая магистраль систеьы и локальные магистрали имеют одинаковую структуру и могут, например, иметь трехшинную организацию, при которой магистраль включает в себя: шину данных, адресную шину и шину управления, Такая орг низация характерна для многих микропроцессорных систем, построенных, например, на базе микропроцессоров типа К580ИК80, 18080, Мб 800 Е 80 °

Одним из положений, лежащих в основе построения предлагаемого устройства коммутации, является оценка за-: нятости общей магистрали по наличию ,на ней синхроимпульсов одного из сигналов шины управления.

На фиг. 1 представлена общая структурная схема многоканального устройства коммутации магистралей в составе многопроцессорной управляющей системы; на фиг. 2 — упрощенная блок-схема одного из возможных алгоритмов функционирования мно. гопроцессорной управляющей системы, построенной с использованием предлагаемого многоканального устройства коммутации магистралей.

Многоканальное устройство коммутации магистралей содержит коммутатор 1, регистр 2 управляющей информации, первый элемент ИЛИ 3, второй элемент ИЛИ 4, блок 5 элементов ИЛИ, датчик б начального значения счетчика, счетчик 7, элемент И 8,.триггер

9 блокировки, триггер 10 управления, регистр 11 самоотключения, общую магистраль 12, локальную магистраль

13, процессор 14, сторожевой таймер

15, общие запоминающие устройства

16, общие устройства 17 ввода-вывода, общие вспомогательные устройства 18, локальные запоминающие устройства

19., локальные устройства 20 вводавывода, локальные вспомогательные устройства 21.

К коммутирующему блоку 1 каждого из блоков коммутации с одной стороны подсоединена общая магистраль 12 а с другой - локальная магистраль

13. Вход регистра управляющей инфор10() 3062 мации 2 соединен с общей магистралью 12. Первый выход регистра управляющей информации 2 соединен с входом первого элемента ИЛИ 3 и процессором 14. Второй выход регистра

2 управляющей информации соединен с входом второго элемента ИЛИ 4, и третий выход регистра 2 соединен с входом блока элементов ИЛИ 5, другой из входов которого соединен с датчиком нанального значения счетчика 1О б, а выход - с входом параллельной записи счетчика 7. Счетный вход счет чика 7 соединен с выходом элемента

И 8, а вход устайовки начального значения соединен с линией синхросиг- 5 налов общей магистрали 12 и нулевым входом триггера 9 блокировки. Выход элемента ИЛИ 3 соединен с единичным входом триггера 10 управления, нулевой вход которого соединен с выходом второго элемента ИЛИ 4 и единичным входом триггера 9 блокировки. Выход триггера 9 блокировки соединен с первым входом элемента И 8, второй вход которого соединен с линией синхросигналов локальной магистрали 13.

Второй вход второго элемента ИЛИ

4 соединен с выходом регистра 11 самоотключения, вход которого соединен с локальной магистралью 13. Третий вход второго элемента ИЛИ 4 через коммутатор 1 соединен с выходом сторожевого таймера 15. Кроме сторожевого таймера 15 к общей магистрали 12 подключены общие запоминающие уст- 35 ройства 16, общие устройства 17 ввода-вывода, общие вспомогательные устройства 18. К локальной магистрали

13, кроме процессора 14, подключены локальные запоминающие устройства 19- 4О локальные уетройстна 20 ввода-вывода локальные вспомогательные устройства 21.

Число коммутирующих блоков Равно 45 числу коммутируемых локальных магистралей.

Устройстно работает следующим образом.

В исходном состоянии коммутаторы

1 всех блоков коммутации находятся в закрытом состоянии, а процессоры

14 подключены к локальным магистралям 13. На датчиках б всех блоков

1 коммутации установлены не совпадающие между собой двоичные числа, которыкм для всех процессоров системя задается приоритет на захват общеи магистрали 12.

При включении системы триггеры 9 и 10 устананлинаются в нулевое сос- b0 тояние, числа с датчиков б через блоки элементов ИЛИ 5 записываются в счетчики 7, и на всех локальных магистралях 13 появляются синхроимпульсы. 65

Синхроимпульсы локальной магистрали поступают на один из входов элемента H 8, на другой вход которого поступает сигнал с нулевого выхода триггера 9 блокировки и через элемент И 8 - на счетный вход счетчика 7. Счетчики 7 всех коммутирующих блоков начинают прибавлять поступающие на них синхроимпульсы локальной магистрали к начально записанному в .них числу. Как только счетчик 7 какого-либо из коммутирующих блоков достигает переполнения, с него выдается сигнал на элемент

ИЛИ 3, и триггер 10 управления переводится в единичное состояние, подавая сигнал на включение .коммутатора 1. Коммутатор 1 соединяет локальную магистраль 13 соответст- . вующего процессора с общей магистралью 12. С общей магистрали 12 в блоки коммутации начинают поступать сйнхроимпульсы общей магистрали, которые устанавливают в счетчиках 7 начальные числа, заданные на датчиках б начального значения.

После выполнения всей программы, требующей общения. с устройствами, подсоединенными к общей магистрали

12, процессор 14, локальная магистраль 13 которого объединена с общей магистралью 12, обращается через магистраль 12 к регистру управляющей информации 2 блока коммутации процессора-преемника, т.е. того процессора, который должен следующим подключатьвя к общей магистрали.

При этом в регистр 2 заносится число, которое, дополняя число, хранящееся на датчике б, через блок элементов ИЛИ 5 записывается в счет- чик 7 и сообщает данному блоку коммутации найвысший приоритет. После

=-того процессор 14 выводит в регистр 11 самоотключения управляющее слово, единичный сигнал с одного из разрядов которого через элемент ИЛИ

4 поступает на нулевой вход триггера 10 и одновременно взводит триггер 9. Триггер 10 управления снимает управляющий сигнал с коммутатора 1 и коммутатор 1 отсоединяет локальную магистраль от общей.Синхроимпульсы перестают поступать с общей магистрали н блоки коммутации и счетчики 7 всех блоков коммутации, кроме только что отключившего локальную магистраль, начинают считать синхроимпульсы локальных магистралей. Счетчик 7 коммутирующего блока процессора, только что отключившегося от общей магистрали, счета синхроимпульсов не производит, так как сигнал с триггера

9 на элемент И 8 не поступает.Те

".åpü первым сигнал переполнения выдает счетчик, входящий в коммути100 30б 2 рующий блок процессора-преемника, и в результате локальная магистраль этого процессора подсоединяется к общей магистрали °

Если процессор, соединенный н данный момент с общей магистралью, получает информацию о том, что какойлибо из других процессоров неисправен (фиг. 2), то он посылает управляющее слово н регистр 5 этого процессора такое, что единичный сигнал 10 одного из разрядов поступает на управляющий вход неисправного процес. сора 14, отключая его,и через элемент ИЛЙ 3 на триггер 10, устанавливая его в единичное состояние. 15 триггер 10 включает коммутатор 1, который подсоединяет к общей магистрали 12 локальную магистраль 13 неисправного процессора. После этого процессор, соединенный с общей магистралью, выполняет программу по обслуживанию устройств неисправного процессора.

Сторожевой таймер 15 настраивается на время, несколько большее тре- 2 буемого процессору для работы на общей магистрали.

При каждой смене процессора (отключение локальной магистрали от общей) таймер сбрасывается. Если процессор, захвативший:общую магистраль, не отключается от нее дольше положенного- времени, таймер 15 срабатывает, и сигнал от него через включенный коммутатор 1 поступает на элемент ИЛИ 4, сбрасывает триг- 35 гер 10 и выключает коммутатор 1, отключая локальную магистраль от общей.

После этого общую магистраль эахна-ывает процессор с наивысшим -среди останшихся процессоров приоритетом. 40

Процессоры в то время, когда их локальные магистрали не подключены к общей магистрали, нормальным образом выполняют свои рабочие програмЬК. 45

Один из возможных алгоритмов работы процессоров при подсоединении к общей магистрали показан на фиг.2. функционирование системы, содержащей N процессоров (ПР) начинается с ее включения. После этого одним иэ процессоров (ПР t Кj) производится захват общей магистрали (ON) как описано. Затем К-й процессор выполняет свою рабочую программу и самотестирование ° Самотестирование заканчивается занесением результирующего контрольного числа в соответствующую ячейку общего ЭУ. Процессор, владеющей общей магистралью, оцени- 60 нает состояние других процессоров и при необходимости обслуживает устройства неисправных процессоров.

Это производится в несколько шагов.

Вначале сравнивается контрольное 65 число, полученное IlpH cBMoTecTHpo» нанни проверяемого процессора (ПР 1) с эталонной константой. В зависимости от результата сравнения, к содержимому одной из ячеек общего ОЗУ— ячейки "голосования", добавляется

+1 или -1. По значению числа и ячей- ке "голосонания" производится оценка проверяемого процессора — "исправен" или "неисправен". При обнаружении неисправного процессора производятся дейстния, указанные на фиг. 2 в первой ветви и описанные при рассмотрении работы устройства (фиг. 1).После оценки состояния всех процессоров владеющий общей магистралью процессор проверяет, не относится ли к неисправным процессор-преемник, укаэанный н его программе.

Если намеченный процессор-преемник оказывается неисправным, то по-— следовательным перебором определяется исправный процессор и первому из найденных исправных процессоров устанавливается найнысший приоритет на захват магистрали. Процессор, владеющий общей магистралью (ПР К ), отключает свою локальную магистраль (ЛМ) и переходит в режим работы по обслуживанию устройств, подсоединенных к его локальной магистрали.. A процессор-преемник описанным образом захнатынает общую магистраль и цикл работы системы повторяется.

Ориентировочно относительная экономическая эффективность внедрения предлагаемого устройства может быть оценена по отношению вероятности безотказной работы устройства (Р„ ) к вероятности безотказной работы известного устройства (Р ) и по увеличению числа объединяемых в систему процессов

Р -(0Р P )

> (s)

Р Р„-р,,„„ где P - вероятность безотказной бК работы блока коммутации;

1 вероятность безотказной раПО .боты общей части известного устройства;

P — вероятность безотказной раУПЭ боты части известного устройства, связанной с отдель ным процессором;

N — количество процессоров в системе.

Выражение (1) справедливо для случая, когда снижение скорости опроса входных каналов и выдачи управляющих или информационных сигналов,. вызываемое отказами процессоров, не приводит к нарушению нормальной работы управляемого объекта.

Пусть мы имеем следующие значения вероятностей безотказной работы сос100 SO62

10 тавных частей устройств коммутации:

Р . = 0,8 Р = 0,9

l-о,а тогда — = и и показатели

Рз. 09-Ц9 надежности устройств коммутации в зависимовти от количества объединяемых процессоров будут следующн ми: ! к j

P) г.

48

О, 729

0,590

0,387

0,135

0,96

0,9984

0,999997

70,993999

1,32

1,69

2,56

7,40

45

Формула изобретения

Многоканальное устройство коммутации магистралей управляющей вычислительной системы, содержащее и комму- 50 тирующих блоков, выполненных в виде коммутатора, первые входы-выходы которых соединены с общей магистралью, Возможное число подключаемых про -. цессоров в предлагаемом устройстве практически ограничивается лишь электрическими характеристиками ма- 25 гистралей (допустимой длиной линий, нагрузочной способностью, токами утечки) и разрядностью используемых счетчиков.

При разрешении между задаваемыми приоритетами на захват общей магистрали в два импульса для четырехразрядных счетчиков имеется возможность, объединения в систему до восьми процессоров. Каждый дополнительный разряд счетчика увеличивает возможное число объединяемых процессоров вдвое.

Так, при восы лразрядных счетчиках. к общей магистрали через предлагаемое устройство, может подключаться до 128 процессоров. 40

В известном устройстве число подключаемых процессоров ограничено временными соотношениями и не может превьыать нескольких единиц. а вторые входы-выходы -. с соответствующими локальными магистралями, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности и пропускной способности, в каждый комм;тирующий блок введены счетчик, блок элементов ИЛИ, датчик начального значения счетчика, регистр управляющей информации, триггер управления, пер..». вый и второй элементы ИЛИ, элемент И, триггер блокировки и регистр самоотключения, причем вход регистра управляющей информации соединен с первым входом-выходом коммутатора, первый выход - с первым входом первого элемента ИЛИ и с выходом отключения процессора устройства, второй выход — с первым входом второго элемента ИЛИ, а третий выход — с первым входом блока элементОв ИЛИ, второй вход которого соединен с выходом датчика начального значения .счетчика, а выход — с входом параллельной запаса счетчика, счетный вход которого соединен с выходом элемента И, а вход установки начального значения с первым входом-выходом устройства и нулевым входом триггера блокировки, выход первого элемента ИЛИ подключен к единичному входу триггера управления, нулевой вход которого соединен с выходом второго элемента ИЛИ и единичным входом .триггера блокировки, выход которого подключен к первому входу элемента И, второй вход которого соединен с вторым входом-выходом устройства, второй вход второго элемента ИЛИ подключен к выходу регистра самоотключения, вход которого соединен с вторым входом-выходом устройства, третий вход . второго элемента ИЛИ соединен через коьакутирующий блок входом отключения по времени устройства.

Источники информации, принятые во внимание при экспертизе

1. Экспресс-информация "Вычислительная техника", 1977, М 24, реферат 9 142.

2. Патент GdA 9 4065809, кл. 364-200, опублик. 1979.

3. Патент США В 4164787, кл. 364-200, опублик. 1980 (прототип) .

/á

1ООЗО62

Фиг. /

1003062

Включение системы

Выполнениераоочей программы

Самотестирооание

Оииючнае

ilNli Jom 0M

Яа

Hem

Nrnnn Anv»

ИЬИ CLC/C ri

ОпкпюченаеЯ(К) от 0Н

Составитель С. Громова .Редактор О. Половка Техред Т.Маточка Корректор Ю. Макаренко

Заказ 1553/31 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

ЕслирУ mo

):=j+, иначе :=/

Яах ат ом одним из iN (ипК

Орооерка контрольного число -20 Мй(МПЦ) 3анесенаеоезульma прооерни ейку „голосоания

®ооерка ьииенаяя йки

zona на

И

„йпра8ен

„// аспраe//» аенка . состояния мй- еннак

Засылка Я/6(/ при оривжуоа устаоки

Отключение ВО отймй)и подкл чениеЛМЯ к

0Н

Выполнение раоочей прогдамиы

РЖИ