Устройство для передачи и приема двоичных сигналов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик ()i)10033 25 (61) Дополнительное к авт. свид-ву— (22) Заявлено 24. 04. 81 (21) 3282851/18-24 с присоединением заявки ¹ (23) ПриоритетОпубликовано 070383, Бюллетень № 9 ($)) + gg з

С, 08 С 19/28

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621.398 (088. 8) Дата опубликования описания 07.03.83 (72) Автор изобретения

A.Т.Белоус

Туркменский научно-исследовательский инст гидротехники и мелиорации (71) Заявитель 54 ) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДВОИЧНЬК

СИГ НАЛОВ

Изобретение относится к технике передачи цифровой информации и может быть использовано для сокращения времени на передачу сообщений в устройствах помехозащищенной передачи двоичной информации.

Известно устройство для передачи и приема двоичных сигналов, содержащее на передающей стороне распределитель импульсов, источник сигналов, генератор, модулятор, блок управления и блок синхронизации, а на приемной стороне распределитель импульсов, элементы И, HE (1).

Недостаток известного устройства значительное время передачи и приема информации, обусловленное необходимостью двукратной передачи всех двоичных сигналов кодовых последовательностей.

Наиболее близким к предлагаемому по технической сущности является устройство для передачи и приема двоич ных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входу информационного регистра, выходы которого срединены с соответствующими первыми входами первой группы элементов И; выходы которых подключены к входам первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом модулятора, к второму входу которого подключен выход второго элемента ИЛИ, генератор, выход которого соединен с третьим входом модулятбра и с входом блока управ— ления, выходы которого подключены к входам распределителя импульсов, выходы распределителя импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ, выход модулятора через линию связи на приемной стороне подключен через демодулятор к входу блока синхронизации и управления и к первым входам регистра памяти, выходы блока синхронизации и,управления соединены с входами распределителя импульсов, первые выходы кото- рого подключены к соответствующим вторым входам регистра памяти, первые выходы регистра памяти соедине- ны с первьвии входами элемента сравнения кодов, вторые выходы регистра памяти подключены к входам первых элементов НЕ и к первым входам пер вых элементов И, выходы которых соединены с информационными выходами устройства, выход элемента сравнения

1003125

10 кодов соединен с вторыми. входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределителя импульсов, выход второго элемен- 5 га И соединен с дополнительным выкодом устройства (2 ).

Недостатком известного устройства является его низкая информативность.

Цель изобретения — повышение информативности путем сокращения времени повторной передачи сигналов.

Поставленная цель достигается тем, что в устройство для передачи 5 и приема двоичных сигналов, содержа-. щее на передающей стороне источник информации, выход которого подключен к входу информационного регистра, выходы которого соединены с соответствующими первыми входами первой группы элементов И, выходы которых подключены к входам первого элемента ИЛИ,,выход первого элемента ИЛИ соединен с первым входом модулятора, к второму входу которого подключен выход вто рого элемента ИЛИ, генератор, выход которого соединен с третьим входом модулятора и с входом блока управления, выходы которого подключены к входам распределителя импульсов, выходы распределителя импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ. выход модулятора через линию связи на приемной стороне подключен через демодулятор к входу блока синхронизации и управления и к первым входам регистра памяти, выходы блока синхронизации и управления соединены с входами распределителя 40 импульсов, первые выходы которого подключены к соответствующим вторым входам р гистра памяти, первые выходы регистра памяти соединены с первыми входами элемента сравнения ко- 45 дов, вторые выходы регистра памяти подключены к входам первых элементов

НЕ и к первым входам первых элементов И, выходы которых соединены с информационными выходами устройства, выход элемента сравнения кодов соединен с вторыми входами первых элементов И и через второй элемент

НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределителя импульсов, выход второго элемента

И соединен с дополнительным выходом устройства, на передающей стороне в устройство введены двоичные сумматоры, первые и. вторые входы которых соединены с соответствующими выходами информационного регистра, входы переноса младшего разряда двоичных сумматоров подключены к нулевому выводу источника питания, вы- 65 ходы двоичных сумматоров соединены с соответствующими третьими входами первой группы элементов И, на приемной стороне введены двоичные сумматоры, первые входы которых подключены к соответствующим выходам регистра памяти, к вторым входам двоичных сумматоров подключены выходы соответствующих первых элементов НЕ, входы переноса младшего разряда двоичного сумматора соединены с положительным выводом источника питания, выходы двоичных сумматоров подключены к соответствующим вторым входам элемента сравнения и к .соответствующим четвертым входам первых элементов И.

На чертеже схематично изображено устройство.

Устройство для передачи и приема двоичных сигналов содержит на передающей стороне регистр 1 памяти, информационный регистр 2, источник 3 информации, первую группу элементов И 4, распределитель 5 импульсов, первый элемент ИЛИ 6, модулятор 7, второй элемент ИЛИ 8,,генератор 9, блок 10 управления, линию 11 связи, на приемной стороне демодулятор 12, регистр 13 памяти, блок 14 синхронизации и управления, распределитель 15 импульсов, элемент 16 сравнения кодов, двоичные сумматорь 17., — 17 и 181 — 18, первые элементы НЕ 19

192, первые элементы И 20, второй элемент HE 21 и второй элемент И 22.

Устройство для передачи и приема двоичных сигналов работает следующим образом.

Записанная в передающий регистр

2 памяти информации кодовая последовательность делится на кодовые слова, содержащие одинаковое число разрядов. Для определенности положим, что длина каждого кодового -слова равна одному байту. Это деление является условным и может быть из- менено как в сторону удлинения, так и в сторону укорочения кодовых слов °

Пусть требуется передать кодовое сообщение, содержащее К-3 байта информации. Для примера запишем их произвольно

110011101 10011001 01011011

В первом двоичном сумматоре 17 происходит сложение первого байта с вторым

11001101

10011001

1.01100110

Во втором двоичном сумматоре 18 происходит сложение второго и третьего байтов информации

10011001

01011011

0.11110100

1003125

При сложении первых двух байтов информации .воз никает единица девятого разряда, учитывать и передавать ее нет необходимости, так как на приемной стороне для восстановления

- сообщения эта единица не нужна. При этом сохраняется байтовая структура кодовых слов.

Таким образом, при необходимости передачи К байтов информации по предлагаемому способу после суммирования смежных байтов получается дополнительный байт, в результате чего подготовленная к передаче информация содержит К + 1 байт ° Эта информация подводится на первые входы первой группы элементов И 4, причем первый и последний байты подводятся без каких-либо преобразований

11001101 01100110 11110100 01011011

По команде, поступающей с первого блока 1 0 управления, запускается передающий распределитель 5 импульсов и на второй вход модулятора 7 с второго элемента ИЛИ 8 последовательно поступают код синхронизации, код начала и приведенные четыре байта информации. Через линию 11 связи переданное сообщение поступает на демодулятор 12, с выхода которого поступает на блок 14 синхронизации, и управления, чем обеспечивается его синхронная работа. После прихода кода начала сигнал с выхода блока 10 управления фазирует делитель частоты и обеспечивает подачу тактовых импульсов на вход распределителя 15 импульсов. Принятые четыре байта информации записаны в регистре 13 памяти, с выхода которого первый байт поступает без преобразований на первые входы элементов И 20 и через первую группу элементов НЕ 19 на первые входы дво1 ичного сумматора 181, на вторые разрядные входы которого поступает второй байт информации. На входы "перенос младшего разряда" двоичных сумматоров 181 подается сигнал "1".

Таким образом, на выходе первого из двоичных сумматоров 181 образуется байт информации, представляющий второе кодовое слово

011 0011 0

0011001 0

10011001

Сопоставляя его, видим, что он в точности равен второму байту, подлежащему передаче. Информация этого байта с выхода первого сумматора 18„ поступает на первые входы группы элементов И 20 и одновременно через группу элементов НЕ 19 — на первые

2 входы двоичного сумматора 18, на вторые входы которого поступает третий байт принятого сообщения. Байт йнформации, получаемый на выходе двоичного сумматора 182, равен следующей величине:

1. 01011011

Так как девятый разряд полученного кода не учитывается, то полученный байт информации в точности соответствует байту, подлежащему передаче и переданному последним— четвертым. С выходов сумматора 182 байт подается на первые входы группы элементов И 20 и одновременно на первые входы элемента 16 сравнения кодов, на вторые входы которого подводится такой же четвертый байт с выходов приемного регистра памяти.

В результате сравнения кодов на выходе элемента .16 сравнения кодов образуется сигнал "1". Этот сигнал поступает на вторые входы группы элементов И 20 и на выходах этих элементов образуются три неискаженных байта информации, т.е. три кодовых слова. При .возникновении одной или многих ошибок последний байт информации, полученный вычитанием на выходе сумматора 182, не совпадет с последним переданным байтом информации и на выходе элемента 16 сравнения кодов сигнал сохраняется равным "0", который, инвертируясь .

35 элементом НЕ 21, поступает в виде сигнала "1" на первый вход элемента

И 22, на второй вход которого поступает сигнал "1" с дополнительного выхода приемного распределителя 15

4р импульсов, в результате чего на выходе элемента И 22 возникает сигнал "1" — запрос на повторную передачу.

Предлагаемый способ передачи

45 двоичной инФормации с защитой от помех по помехоустойчивости эквивалентен известному способу передачи двоичной информации с повторением каждого кодового слова. Приме50 HeHHe его a переР слов (байтов) информации позволяет сократить время передачи, на величину (K — 1/T/c), где T — время передачи одного кодового слова (байта информации ). В предлагаемом устройстве, как и в известном, каждое кодовое слово повторяется дважды, что легко видеть . при буквенном обозначении кодовых слов. Обозначим три кодовых слова, подлежащих передаче, буквами а, ф и с . В действительности, по предлагаемому способу передаются cli(el+5) (Ь+с), с откуда видно, что каждое передаваемое слово повторяется дважды. При этом число

$5 разрядов представленных здесь сумм, 1003125 полученных после сложения кодовых слов, не увеличивается, так как нет необходимости учитывать единицу старшего разряда. При передаче этой информации, как обычно, может быть применена защита по паритету. При передаче информации предлагаемым устройством, так же как и известным, ошибка не обнаруживается, если искажения происходят в одних и тех же разрядах, переданных смежным байтом., При этом ошибочно будет принято только одно кодовое слово.

Таким образом, основное преимущество предлагаемого устройства передачи двоичных сигналов с защитой 15 от помех заключается в сокращении времени на передачу информации по сравнению с известным.

Аппаратурная реализация предлагаемого устройства значительно проще, 2П а кодирование и декодирование сообщений осуществляется в статическом режиме, в отличие от кодирования и декодирования циклических кодов, осуществляемого в динамике с использованием регистров сдвига. При рассинхронизации приемного и передающего распределителей импульсов, в отличие от передачи информации с использованием циклического кода, в предлагаемом способе ошибка всегда будет обнаружена. а

Формула из обре те ни я

Устройство для передачи и приема двоичных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входу ин- формационного регистра, выходы кото- 40 рого соединены с соответствующими первыми входами первой группы элементов И, выходы которых подключены к входам первого элемента ИЛИ, выход первого элемента HJIH соединен с пер- 45 вым входом модулятора, к второму входу которого подключен выход второго элемента ИЛИ, генератор, выход которого соединен с третьим входом модулятора и с входом блока управления, 50 выходы которого подключены к входам распределителя импульсов, выходы рас-. пределителя импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента

ИЛИ, выход модулятора через ли— нию связи на приемной стороне подвключен через демодулятор к входу бл ка синхронизации и управления и к первым входам регистра памяти, выходы блока синхронизации и управления соединены с входами распределителя импульсов, первые выходы которого подключены к соответствующим вторым входам регистра памяти, первые выходы регистра памяти соединены с первыми входами элемента сравнения кодов, вторые выходы регистра памяти подключены к входам первых элементов

НЕ и к первым входам первых элементов И, выходы которых соединены с информационными выходами устройства, выход элемента сравнения кодов соединен с вторыми входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределителя импульсов, выход второго элемента И соединен с дополнительным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения информативности путем сокращения времени повторной передачи сигналов, в устройство на передающей стороне введены двоичные сумматоры, первые и втоРые входы которых соединены с соответствующими выходами информационного регистра, входы переноса младшего разряда двоичных сумматоров подклю.чены к нулевому выводу источника питания, выходы двоичных сумматоров соединены с соответствующими третьими входами первой группы элементов И, на приемной стороне введены двоичные сумматоры, первые входы которых подключены к соответствующим выходам регистра памяти, к вторым входам двоичных сумматоров подключены выходы соответствующих первых элементов НЕ, "входы переноса младшего разряда двоичных сумматоров соединены с положительным выводом источника питания, выходы двоичных сумматоров подключены к соответствующим вторым входам элемента сравнения кодов и к соответствующим четвертым входам первых элементов И.

Источники информации, принятые во внимание при экспертизе

1. Патент CtQA 9 4070648, кл. Q 08 С 25/02, опублик. 1978.

2. Пшеничников А.М. и Портнов М.Л.

Телемеханические системы на интегРальных микросхемах. М., "Энергия", 1977, с. 169-172 (прототип ).

Составитель Е. Бакеев

Редактор A. Мотыль ТехредЕ.ХаритончикКорректор A. Ференц

Заказ 1567/34 Тираж .616 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4