Реле направления мощности

Авторы патента:

ОПИСАНИЕ ()()1003227

Союз Советск ик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22)Заявлено 26.11.81 (21.) 3358033/24-07 с присоединением заявки,йв (23) Приоритет (5!)М. Кл.

Н 02 Н 3/38

Í 01 Н 83/20

Гееуллустееккьк1 кеттвтет

CCCP

Опубликовано 07. 03. 83. Бюллетень М 9

le делам кзебретевик и еткуытий (53) УДК 621. 316. . 925 (088. 8) Дата опубликования описания 10.03.83 (72) Автор изобретения

Ю.Я. Лямец

P P jL" лл а а, *

1 - -"-:"-.- ::-. р

Д ! у

Чебоксарский электроаппар тный звтвт од-.и- Чувай ткий государственный уннверснтвтнн7г!н -H....óëüвновр (7I) Заявители (54) РЕЛЕ НАПРАВЛЕНИЯ МОЩНОСТИ

Изобретение относится к электротехнике и может быть использовано в направленных устройствах защиты элементов электрических систем.

Известно реле направления мощности, содержащее блок совпадения положительных знаков двух величин, блок совпадения отрицательных знаков, сумматор, интегратор и пороговый элемент P1 ).

Это устройство надежно отстроено от влияния апериодических помех, искажающих входные сигналы, но может ложно сработать при подаче на. входы сигналов разных частот, что проявляется при использовании реле в защитах, реагирующих на нулевую последовательность напряжений и токов.

Указанный недостаток отсутствует го в реле направления мощности, содержащем два блока совпадения, интегратор, пороговый элемент и счетчик, осуществляющий счет импульсов, посту2 пающих с одного из блоков совпадения в паузах между импульсами другого блока совпадения, и быстрый разряд интегратора, если первый блок выдает два импульса подряд L 2 J.

Полный разряд интегратора означает возврат реле, и это будет происходить всякий раз, когда один из блоков совпадения выдаст два импульса.

Если нарушение порядка чередования импульсов наблюдается многократно, то возврат реле, конечно, оправдан.

Но такое явление может произойти и однократно, например, в переходном режиме при изменении разности фаз между входными величинами или же вследствие случайного сбоя. Тогда оно вызовет ложный возврат реле или заметное повышение времени срабатывания, что приводит. к снижению устойчивости функционирования реле.

Цель изобретения - повышение устойчивости функционирования реле на. правления мощности.

3 10032

Поставленная цель достигается тем.

I что в реле направления мощности, содержащее блок, совпадения положи, тельных знаков электрических величин, блок совпадения отрицательных знаков электрических величин и последовательно включенные интегратор и пороговый элемент, выход которого является выходом реле, дополнительно введены сумматор, два элемента памя- ie ти, два логических элемента ИЛИ, триггер и блок предварительной установки, при этом выход каждого из бло ков совпадения положительных (отрицательных) знаков электрических величин подключен к одному из. входов-блока предварительной установки и одному из входов соответствующего элемента памяти, выходы которых подключены ко входам триггера и сумма- р .тора, подключенного выходом ко входу интегратора, выход упомянутого блока .предварительной установки подключен к одному из входов обоих элементов ИДИ, к другим входам которых zs подключены соответствующие выходы триггера, а выходы элементов ИЛИ подключены к другим входам соответствующих элементов памяти..

На фиг. 1 приведена функциональ- зо ная схема реле направления мощности; на фиг. 2 - диаграммы сигналов при правильном порядке их чередования в условиях, соответствующих срабатыванию реле.

Реле содержит блок 1 совпадения положительных знаков электрических величин, блок 2 совпадения отрицательных знаков электрических величин, последовательно включенные сумматор

3, интегратор 4, пороговый элемент

5, элементы 6 и 7 памяти, подключенные выходами к входам сумматора 3 и триггера 8, логические элементы ИЛИ

9 и 10, подключенные одним из входов к выходу блока 11 предварительной установки, а другим входом к соответствующему выходу триггера 8..

Блок 11 предварительной установки может быть выполнен, например, в виде последовательно включенных элемен. та ИЛИ 12 и элемента 13 времени.

Элементы .6 и 7 памяти реализуют логическую функцию

Y- (XУ) Х„, где Х1 - сигнал на первом (верхнем

SS по схеме) входе элемента;

Х2 вЂ” сигнал на втором входе;

Y - -сигнал на выходе.

27 ф

Они могут быть выполнены на логических элементах И, ИЛИ, а также на RS- триггерах с вторым инверсным входом.

Блок 1 совпадения содержит выходной сигнал 14, блок 2 совпадения .выходной сигнал 15, сигнал 16 на инверсном выходе триггера 8. Устройство содержит также сигнал 17 на прямом выходе триггера 8, сигнал 18 на выходе сумматора 3 сигнал 19 на выходе интегратора 4,выходной сигнал 20 реле (порогового элемента 5), U, и U > - напряжения срабатывания и возврата порогового элемента 5, U0t вЂ” уровень ограничения выходного сигнала мнтегратора 4, 0 вЂ” момент подачи входных сигналов (показан там, где необходимо рассмотреть переходный процесс), йс вЂ” момент срабатывания реле.

На графиках выходных сигналов триггера учтено запаздывание по отношению к сигналам блоков 1 и 2 совпадения, имеющее принципиальное значение.

Блок 1 совпадения формирует сигнал высокого уровня на интервалах совпадения положительных знаков входных величин U. и 02 и низкого уровня в остальное время, а сигнал блока.2 совпадения имеет высокий уровень на интервалах совпадения отрицательных знаков входных величин.

Рассмотрим работу реле, начиная с момента появления импульса на выходе блока 1 совпадения.

Предположим, что импульсы на выходах блоков 1 и 2 совпадения образуют правильную последовательность (фиг. 2), в паузах сигнала одного из блоков появляется только один импульс дру. гого блока. Это означает, что импульсу блока 1 совпадения предшествовал импульс блока 2 совпадения, который прошел на выход элемента 7 памяти и, соответственно, íà R-вход триггера 8, установив тем самым на инверсном выходе триггера 8 сигнал высокого уровня. Как следствие, через элемент ИЛИ 9 на первый вход элемента 6 памяти также поступает сигнал высокого уровня. В сложившихся условиях импульс блока 1 совпадения пройдет через элемент 6 памяти и затем через сумматор 3 поступит на вход интегратора 4. Кроме того, с выхода элемента 6 памяти импульс будет подан на S-вход триггера 8, 227

Формула изобретения

1003 вызвав.его срабатывание. Сигнал на

его инверсном выходе понизит свой уровень, при этом будет снят импульс с первого входа элемента 6 памяти, но состояние элемента прияти не изменится до тех пор, пока на его второй вход подается сигнал высокого уровня. Триггер 8 в. своем. новом состоянии обеспечивает прохождение импульса от блока 2, совпадения до вы- 10 хода элемента 7 памяти, после чего триггер возвращается в прежнее состояние сигналом, поступающим на его

R-вход. Таким образом, сочетание элементов 6 и 7 памяти и триггера 8 15 обеспечивает в рассмотренном случае прохождение сигналов совпадения на вход интегратора 4 и, как следствие, срабатывание реле.

Далее предположим, что из-за влия-2О ния помехи последовательность чередования выходных импульсов блоков 1 и

2 совпадения нарушилась. После прохождения первого импульса блока 1 совпадения триггер 8 будет находить- р5 ся в состоянии, при котором потенциал его инверсного выхода имеет низкий уровень. Такой же уровень будет иметь . сигнал на. первом входе элемента 6 памяти. Второй импульс блока 1 совпадения, пришедший вслед за первым, в таких условиях не сможет включить элемент 6 памяти и поэтому не пройдет на вход интегратора 4. Не будут проинтегрированы и. все остальные импульсы блока 2 совпадения. Вследствие этого помехи не вызовут срабатывания реле.

После отключения входных сигналов триггер 8 может остаться в любом из двух возможных состояний. Из-за этого при последующей подаче входных сигналов с вероятностью 50, он не сможет обеспечить прохождение первого импульса от блоков 1 или 2 cos-падения, хотя по отношению ко всем остальным импульсам будет функционировать должным образом. Потеря первого импульса приведет к понижению быстродействия реле. Блок 11 предварительной установки как раз и предназначен для устранения этого недостатка. Элемент 13 времени выполнен без замедления на срабатывание и:с замедлением на возврат несколько

И большим полупериода основной частоты.

При отключении входных сигналов элемент 13 времени успевает возвратиться и формирует на своем инверсном выходе сигнал высокого уровня, кото рый через элементы ИЛИ 9 и 10 поступает на входы элементов 6 и 7 памяти, обеспечивая срабатывание одного из них при появлении первого импульса на выходе соответствующего блока

1 или 2 совпадения. Этот же импульс через элемент ИЛИ 12 воздействует на элемент 13 времени, который без замедления срабатывает, снимая разрешающие сигналы с первых входов элементов 6 и 7 памяти. Функция блока предварительной установки тем и orpawwsaexca. В дальнейш м импульсы, периодически поступающие от блоков

1 и 2 совпадения, удерживают элемент 13 времени в указанном состоянии.

Таким образом, предлагаемое реле так же, как и известное, обладает повышенной помехоустойчивостью, но по сравнению с последним характеризуется более высокой устойчивостью функционирования и повышенным быстродействием. Указанные преимущества приводят к снижению ущерба от неправильных действий релейной защиты.

Реле направления мощности, содержащее блок совпадения положительных знаков электрических величин, блок совпадения отрицательных знаков электрических величин и последовательно включенные интегратор и пороговый элемент, выход которого является выходом реле, отличающеес я тем, что, с целью повышения устойчивости функционирования, дополнительно введены сумматор, два элемента памяти, два логических элемента ИЛИ, триггер и блок предварительной установки, при этом выход каждого из блоков совпадения положительных (отрицательных ) знаков электрических величин подключен к одному из входов блока предварительной установки И одному из входов соответствующего элемента памяти, выходы которых подключены к входам триггера и сумматора, подключенного выходом к входу интегратора, выход упомянутого блока предварительной установки подключен к одному из входов обоих элементов ИЛИ, к другим входам которых подключены соответствующие выхо-

7 1003227 ды триггера, а выходы элементов ИЛИ подключены к другим входам соответствующих элементов памяти. к!

1ср

4 иг. 3

Составитель А. Васильев

Редактор И. Ковальчук Техред Ж.Кастелевич Корректор Е Рошко

1 1 Ти аж 61 Подписное

Заказ, 58 /40 р 5

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11303 Москва Ж-Д Раушская наб. g. 4/, >

Фиг .aJ. ППП "Патент", г. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР о заявке N 2548066/24-07, л. Н 02 Н 3/38, от 11.11.1977.