Устройство для формирования частотно-манипулированных сигналов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респуолик ><)100338Î (22) Заявлено 19 ° 08.81 (21) 3330612/18-09 (51) М. Кл.з с.присоединением заявки NoН 04 L 27/12

Государственный комитет

СССР ио денам изобретений и открытий (23) ПриоритетОпубликовано 070383. Бюллетень ¹ 9 (53) УДК 621. 376. 52 (088.8) Дата опубликования описания 07.03,83 (72) Авторы изобретения

А.Н. Кренев, В.Н. Смирнов и А.

Ярославский государственный университет„ "":. д

«; "

Л (71) Заявитель

Ъ g (54) УСТРОИСТВО ДЛЯ ФОРМИРОВАНИЯ ЧАСТОТНОМАНИПУЛИРОВАННЫХ СИГНАЛОВ

Изобретение относится к радиосвязи и может быть использовано для формирования сигналов частотной телеграфии, Известна система с частотной модуляцией, содержащая последовательно соединенные фазовый детектор, делитель частоты и нодстраиваемый генератор, второй вход которого соединен с выходом управляющего элемента, вход которого соединен с-выходом фильтра нижних частот, вход которого соединен с выходом фазового детектора, к второму входу которого подключен выход эталонного генератора (13.

Недостатком известной системы является сдвиг средней, частоты сигнала при передаче длинной последовательности единиц или нулей.

Наиболее близким к предлагаемому по технической сущности является устройство для формирования частотно-манипулированных сигналов, содержащее последовательно соединенные фильтр нижних частот, блок управления, автогенератор, смеситель и усилитель промежуточной частоты,. причем второй вход автогенератора подключен к выходу частотного модулятора а второй вход смесителя соединен с выходом эталонного генератора ". 2 1.

Однако устройство обладает недостаточной точностью формирования сигналов частотной телеграфии.

Цель изобретения - повышение точности формирования частотно-манипулированных сигналов, а =акже уменьшение времени установки частоты и повышение помехоустойчивости IIpp. больших расстройках.

Для достижения поставленной цели в устройство для формирования частотно-манипулированных сигналов вве15 дены датчик кода, два цифроаналоговых преобразователя, сумматор, вычислительный блок и блок измерения частоты, первый выход которого соединен с первым входом вычислительного блока, основные и дополнительный выходы которого соединены соответственно с основными и дополнительным входами первого цифро.аналогового преобразователя, синхро-, 25 низирующий вход которого соединен с вторым выходом блока измерения

:частоты, первый вход которого соединен с входом частотного модулятора и с первым входом датчика кода, . З0.первый выход которого через второй

1003380,5

25

350

65 цифроаналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразователя, при этом выход сумма тора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вы числительного блока, выход усилителя промежуточной частоты соединен с вторым входом блока измерения частоты.

При этом введены инвертор, третий цифроаналоговый преобразователь, реверсивный счетчик, два элемента И и генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами реверсивного счетчика, выход которого через третий цифроаналоговый преобразователь подключен к третьему входу сум матора, .причем дополнительный вход первого цифроаналогового преобра,зователя соединен с вторым входом первого элемента И и с входом инвертора, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнительным выходом блока измерения частоты и с третьим входом первого элемента И.

Кроме того,.введены последовательно соединенные дешифратор и коммутатор, выход которого соединен с основными входами первого цифроаналогового преобразователя, причем основные выходы вычислительного блока соединены с входами дешифратора ,и с входами коммутатора.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства, на фиг. 2 и 3 — структурные электрические схемы, варианты.

Предлагаемое устройство содержит фильтр 1 нижних частот, блок 2 управления, автогенератор 3, смеситель

4, усилитель 5 промежуточнои частоты, частотный модулятор б, эталонный генератор 7, датчик 8 кода, цифроаналоговые преобразователи 9-11, блок 12 измерения частоты, вычислительный блок 13, сумматор 14, элементы И 15 и 16, реверсивный счетчик 17, инвертор 18, генератор 19 тактовых импульсов, дешифратор 20, коммутатор 21.

Устройство работает следующим образом.

Информационный сигнал подается на частотный модулятор б, датчик 8 кода и блок 12 измерения частоты. С выхода частотного модулятора б он поступает на вход автогенератора 3, где осуществляется частотная манипуляция. С выхода автогенератора 3 частотно-манипулированный сигнал подается на смеситель 4, на второй вход которого подается сигнал с вы.хода эталонного генератора 7. С выхода смесителя 4 сигнал промежуточной частоты через усилитель 5 проме-, 5 жуточной частоты подается на выход блока 12 измерения частоты, который измеряет частоту сигнала. Блок 12 измерения частоты работает в автоматическом режиме, т.е. непрерывно

10 производит измерения. Если во время измерения производится манипуляция частоты, то данное измерение бракуется и на первом выходе блока 12 измерения частоты сохраняется код предыдущего результата. а с второго выхода запрещается прохождение сикхросигнала на цифроаналоговый преобразователь 10. Результат измерения, представленный в двоичном коде подается на вычислительный блок 13, на второй вход которого подается код, соответствующий требуемому значению выходной частоты устройства с выхода датчика 8 кода. В датчике 8 кода хранится набор возможных значений несущих частот f и девиаций йf. Выбор необходимой йесущей частоты и девиации осуществляется подачей соответствующего кода на вход датчика 8 кода. На первом выходе датчика 8 кода устанавливается код несуrqeA частоты Го, а с второго выхода код подается на вычислительный блок

13, соответственно код частоты "на- жатия" или "отжатия" в зависимости от значения информационного сигнала.

Вычислительный блок 13 осуществляет вычисление модуля и знака разности между кодом опорной частоты и кодом измеренной частоты. Результат вычисления с помощью цифроаналогового преобразователя 10, синхронизируемого импульсом синхронизации, с второго выхода блока 12 измерения частоты преобразуется в напряжение ошибки, которое суммируется в сумматоре

14 с напряжением, определяющем несущую частоту и через фильтр 1 нижних частот и блок 2 управления подается на первый вход автогенератора 3, изменяя при этом частоту на величину определяемую сигналом ошибки.

Такое выполнение устройства позволяет получить высокую точность подстройки частоты за счет уменьшения полосы захвата.

Устройство, функциональная схема которого изображена на фиг, 2, работает следующим образом.

Если измеряемая частота находится за пределами возможных экстремальных значений, то с дополнительного выхода блока 12 измерения частоты подается сигнал "Логическая единица", которая поступает на третьи входы элементов И 15 и 16, на первые входы которых поступают тактовые импульсы, 1003380 с выхода генератора 19 тактовых импульсов. В зависимости от состояния дополнительного выхода вычислительного блока 13, тактовые импульсы на реверсивный счетчик 17 проходят через первый 15 или второй 16 элемент 5

И, что приводит к уменьшению или увеличению его состояния, а это в свою очередь вызывает изменение напряжения на выходе третьего цифроаналогового преобразователя 11. До- 10 пустим, что измеряемая частота много выше опорной. В таком случае на дополнительном выходе вычислительного

° блока 13 формируется логический ноль и тактовые импульсы поступают на вход 15 реверсивного счетчика 17, что приводит к уменьшению напряжения на выходе третьего цифроаналогового преобразователя 11. Уменьшение напряжения через сумматор 14, фильтр 1 нижних частот, блок 2 управления воздействует на первый вход автогенератора 3 и вызывает уменьшение его частоты. Изменение частоты автоге- нератора 3 будет производиться до тех пор, пока значение частоты, измеренной блоком 12 измерения частоты, не окажется внутри экстремальных значений, что вызовет замену логической единицы на дополнительном его выходе на логический ноль и запретит прохождение тактовых импульсов на реверсивный счетчик 17. Тем самым напряжение на выходе третьего цифроаналогового преобразователя 11 зафиксируется, Дальнейший процесс 35 работы устройства аналогичен описан, ному выше.

Устройство, функциональная схема которого изображена на фиг. 3, работает в режиме дискретного изме- 40 нения коэффициента автоподстройки частоты, что позволяет увеличить полосу захвата частоты при сохранении высокой точности ее подстройки.

В этом случае с основных выходов вы- 45 числительного блока 13 поступает mразрядный код, на цифроаналоговый преобразователь 10, который формирует и-разрядный код, причем m ) n. С помощью коммутатора 21 осуществляется коммутация младших или старших разрядов с вычислительного блока 13 на цифроаналоговый преобразователь

10. Например, если выходной код вычислительного блока 13-12-разряд- .. ный, а цифроаналогового преобразователя 10-8 -разрядный,то на его вход в зависимости от состояния коммутатора 21 может поступать или код а. оа 9 аЯ a> a a a+ или код

Л .pb ag a4 a3 ag aq aî» где ао 60 младший разряд. Первый случай, когда на вход цифроаналогового преобразователя 10 коммутируются старшие разряды, результаты вычисления соответствуют режиму поиска (малый коэффи-, 65 циент автоподстройки частоты вто рой — режиму подстройки (высокий коэффициент автоподстройки частоты) .

Коммутатор 21 управляется дешифратором 20, который прн расстройке частоты больше максимальной, задаваемой дешифратором 20, переключает цифроаналоговый преобразователь 10 на старшие разряды вычислительного блока 13, а меньше — на младшие. Таким образом, в процессе работы устройства осуществляется автоматическое изменение коэффициента автонодстройки частоты, что обеспечивает подстройку частоты при больших расстройках.

Предлагаемое устройство для формирования частотно-манипулированных сигналов может быть эффективно использовано для стабилизации несущей частоты частотно-манипулированных сигналов.

Использование цифровой схемы в кольце частотной автоподстройки позволяет повысить точность формирования частотно-манипулированных сигналов, что важно для повышения надежности передачи информации.

Формула изобретения

1. Устройство для формирования частотно-манипулированных сигналов, содержащее последовательно соединенные фильтр нижних частот, блок управления, автогенератор, смеситель и усилитель промежуточной частоты, причем второй вход автогенератора подключен к выходу частотного модулятора, а зторой вход смесителя соединен с выходом эталонного генератора, о т л и ч а ю щ е е с я тем, чтю, с целью повышения точнос.ти формирования, в него введены датчик кода, два цифроаналоговых преобразователя, сумматор, вычислительный блок и блок измерения частоты, первый выход которого соединен с первым входом вычислительного блока, основные и дополнительный выходы которого соединены соответственно с. основными и дополнительными входами первого цифроаналогового преобразователя, синхрониэирующий вход которого соединен с вторым выходом блока измерения частоты, первый вход которого соединен с входом частотного модулятора и с первым входои датчика кода, первый выход которого через второй цифроаналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразователя, при этом выход сумматора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вычислительного блока, выход,7

1003380 усилителя промежуточной частоты соединен с вторым входом блока измерения частоты.

2. Устройство по п. 1, о т л ич .а ю ц е е с я тем, что, с целью уменьшения времени установки частоты, в него введены инвертор, третий цифроаналоговый преобразователь, реверсивный счетчик, два элемента И и генератор тактовых импульсов, вы-. 10 ход которого соединен с первыми вхо-, дами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами реверсивного счетчика, выход которого )5 через третий цифроаналоговый преобразователь подключен к третьему входу сумматора, причем дополнительный вход первого гифроаналогового преобразователя соединен с вторым входом первого элемента И и с входом инвертора, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнительным выходом блока измерения частоты и с третьим входом пер"вого элемента И.

3. Устройство по п. 1,о т л и— ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при больших расстройках, в него введены последовательно соединенные дешифратор и коммутатор, выход которого соединен с основными входами первого цифроаналогового преобразователя, причем основные первые выходы вычислительного блока соединены с входами дешифратора и с входами коммутатора.

Источники информации, принятые во внимание при экспертизе

1 ° Чупраков В.A. Частотная модуляция в системе фазовой AOR с делением частоты в кольце обратной связи, "Вопросы радиоэлектроники". Вып. 1, сер. "Радиоизмерительная техника", 1969, с. 62-72.

2. Каганов В.И. Системы автоматического регулирования в радиопередатчиках. М., "Связь", 1969, с. 117 (прототип).

1003380 смг 2

Яь!ход

Составитель О. Геллер

Техред Е.Харитончик Корректор M. Коста

Редактор О. Сопко

Тираж 675 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Заказ 1592/47

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4