Адаптивное резервированное устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистическим

Республик ><) I 003403 (22) Заявлено 281180 (21) 3210573/18-24 (6t) Дополнительное к авт. свид-ву(51)M Кл з

Н 05 К 10/00

Cj 06 F 11/20 с присоединением заявки №вЂ”

Государственный квинтет

СССР яо делам «зобретенкй в ютквытий (23) Приоритет—

Опубликовано 07,03.83. Бюллетень ¹ 9

Дата опубликования описания 070383 .! (33) УДК 681.326

{088.8) В. Н. Босо!икин и Г.1!. Переверзеб.-.! .;;, ° !

" - - с (72) Авторы изобретения (73) Заявитель (54) АДАПТИВНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Изобретение относитя к автомати= ке. и"вычислительной технике и может найти применение в цифровых устройствах различного назначения, например в цифровых вычислительных и управляющих комплексах, устройствах передачи данных, сйстемах автоматического контроля при повышенных требованиях.к их надежности.

1О

Известно адаптивное мажоритарное устройство, содержащее три резервируемых блока, блоки контроля, входы которых соединены с выходами резервируемых блоков и выходом восстанавливающего блока, блоки адаптации, выходы которых соединены с соответствующими управляющими входами восстанавливающего блока, первый и второй выходы каждого блока контроля соединены с одноименными входами соответствующего блока адаптации, а выходы резервируемых блоков соединены с соответствующими информационными входами восстанавливающего блока %1j . 25 .Недостатком данного устройства является то, что для использования еГо в больших вычислительных и управляющих комплексах, имеющих большое количество резервируемых блоков, 30 в системе значительно -увеличивается плотность элементов; сконцентрированных, например, на печатных. платах.

Причем элементы (И, ИЛИ, счетчики и триггеры)имеют невысокую степень интеграции, что, в свою очередь, приводит к большим объемам и весам.

Кроме того, устройство не обладает достаточно высокими покаэателями надежности из-за избыточности элементов и сложности методов самоконтроля в процессе выполнения алгоритма основной программы.

Наиболее близким по технической сущности к предлагаемому является адаптивное резервированное устройство, содержащее в каждом канале блок несовпадения, вход которого соединен . с выходом резервируемого блока и входом первого элемента И, выход которого подключен к входу восстанавливающего блока, выход которого подключен к .вторым входам блоков несовпадения, накопитель, второй элемент И, формирователь импульсов, генератор тактовых импульсов и делитель, входы формирователя импульсов соединены с выходами накопителя, а выход — c вторым входом элемента

И, вход накопителя подключен к выхо1003403, 10

65 ду второго элемента И, первый вход которого соединен с выходом блока несовпадения, второй вход — с выходом формирователя импульсов, а третий - с выходом делителя, вход которого соединен с выходом генератора тактовых импульсов (2 .

В известном устройстве проблема непрерывного контроля ошибок резервируемых блоков решена тем, что такие ошибки подсчитываются и накапливаются до определенного предела, после чего информация с отказавшего блока отключается и не поступает с этого момента на восстанавливающий орган. Однако в больших цифровых вычислительных и управляющих комплексах, в устройствах передачи данных, в системах автоматического контроля и других дискретных устройствах, решающих достаточно сложные задачи, информация прежде чем поступить на управляющие (исполнительные) органы проходит целый ряд резервируемых блоков, объединяемых в систему (комплекс), через восстанавливающие органы. В таком случае для обеспечения требуемых показателей надежности нри возникновении сбоев перед каждым иэ восстанавливающих органов после резервируемых блоков необходимо размещать элементы несовпадений элементы И, накопители, формирователи и вторые элементы И) . При большом числе .восстанавливающих органов (при реализации сложных алгоритмов преобразования дискретной информации) это приводит к большому количеству вспомогательной аппарутры, непо-. средственно не участвующей в обработке информации по алгоритму. Кроме того, такое построение затрудняет диагностику этих узлов, что сни жает надежность устройств.

Цель изобретения — упрощение и повышение надежности устройства.

Поставленная цель достигается тем, что в адаптивное резервированное устройство, содержащее генератор тактовых импульсов, делитель частоты и в каждом канале первые элементы И, выходы которых подключены к входам соответствующих восстанавливающих, блоков, соединенных выходами в каждом канале с первыми входами элементов несовпадения, вторые входы которых соединены с выходами резервируемых блоков и первыми входами первых элементов И, введены в каждый ка-, нал блок вторых элементов И, элементы

ИЛИ, оперативный запоминающйй блок и по числу резервируемых блоков триггеры сдвига и триггеры ошибок, выходы которых подключены к вторым входам первых элементов И, информационный вход каждого триггера ошибок соединен с выходом одноименного триггера сдвига

35 и с первым информационным входом последующего триггера сдвига, вторые информационные входы триггеров сдвига соединены с выходами соответствующих элементов несовпадения, выход последнего триггера сдвига подклю,чен к входам записи оперативного запоминающего блока, выходы разрядов которого соединены с входами вторых элементов И блока, выходы которых через элемент ИЛИ подключены к первому информационному входу первого триггера сдвига, входы синхронизации триггеров сдвига и ошибок, адрес. ные входы,. синхровходы и входы за-. писи-считывания оперативного запоминающего блока подключены к одноименным выходам делителя частоты.

На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2— временная диаграмма его работы.

Устройство содержит канал 1 резервирования, генератор 2 тактовых импульсов, делитель 3 частоты, вос-. станавливающие блоки 4, входы 5 резервируемых блоков 6, элементы 7 несовпадения, оперативный запоминающий блок 8 с разрядами 8 -8, триггеры 9 сдвига, триггеры 10 ошибок, блок вторых элементов И 11, элемент

ИЛИ 12, первые элементы И 13, выходы 14 восстанавливающих блоков 4, входы 15 "Управление" для связи с цифровым вычислительным комплексом

ЦВК 15, адресные входы 16 блока 8, информационный вход 17 блока 8, вход

18 управления блокировкой делителя

3. Кроме того, на фиг. 2 обозначены выход С 1 синхроимпульсов делителя 3 для параллельной записи информации в триггеры сдвига от элементов 7 несовпадения, выход С 2 сиихроимпульсов делителя 3 для параллельной записи информации об ошибках в триггеры 10 ошибок, синхроимпульсы СК сдви,га триггеров 9 сдвига. Запись-Считывание вход для управления записью или считыванием блока 8 и выходы

1Т, 2Т, ...MT делителя Э, определяющие последовательность работы раз.рядов оперативного запоминающего в режиме "запись".

Ю

Устройство работает следующим образом.

На входы 5 резервируемых блоков

6, реализирующих каждый свой алгоритм функционирования, поступает цифровая информация. После преобразования информация с каждого иэ блоков

6 поступает на входы элементов И 13, а с их выходов - на входы восстанавливающих блоков 4, реализующих пороговую функцию 2 из и, позволяющую обеспечить правильное значение выходного сигнала до тех пор, пока исправ"

Ны два любых иэ П блоков. ИнформаS

1003403 ция с выхода резервируемого 6 и восстанавливающего 4 блоков сравнивается элементом 7 несовпадения, вырабатывающим сигнал несовпадения.

В процессе работы генератор 2 и делитель 3 вырабатывают синхросигналы и управляющие импульсы в соотнетствии с временной диаграммой. Импульс

"запись" предшествует каждому из импульсов СК сдвига, разрешение с блока 4 на считывание подается но все остальное время в соответствии с присутствующим адресом. Смена адреса происходит с каждым импульсом сдвига перед выдачей команды

"запись" ° — 15

В исходном состоянии содержимое оперативного запоминающего блока равно О, а триггеры 10 выдают разрешение на элементы И 13 для прохождения информации резервируемых блоков ;д

6 на восстанавливающий блок 4.

При поступлении на входы триггеpos 9 синхроимпульсов С 1 информация о несовпадении выходов блоков 6 и

4 записывается в каждый из соответствующих триггеров 9. Затем с импульсом "запись" эта информация записывается в первый разряд блока 8 по адресу последнего.из триггеров 9 сдвига. Затем последующие импульсы сдвига изменяют как адрес оперативного запоминающего устройства, так и передвигают информацию верхних (фиг. 1) триггеров 9 к нижнему, а с него информация записывается в блок

8. При этом триггеры сдвига замкнуты путем соединения выхода элемента

И 11 через элемент ИЛИ 12 с информационным входом нерхнего по чертежу триггера 9, g.е, одновременно со сдвигом информации и считыванием с 4О последнего триггера в первый триггер

9 записывается информация сравнения по каждому адресу выходной информации параллельно со М разрядов блока 8. Таким образом, чтобы запи- 45 сать сигнал ошибки в триггер 9 по какому-либо адресу, сигнал с элемента 7 несовпадения должен записываться подряд в течение М циклов, так как после цикла сдвига повторяются . 50 те же адреса, но запись ведется в очередной разряд блока 8 согласно .тактам 1T, 2 Т ...MT.

В конце каждого иэ циклов импульсом С 2 информация об ошибках переписывается в триггеры 10, которые разрешают или запрещают прохождение информации с блоков 6 на восстанавливающий блок 4. Как уже было сказано вьиае, блок 4 реализует порого- ® вую функцию 2 иэ и, а далее каждый из резервируемых блоков с блоком 4 работает аналогично известному устройству, обеспечивая те же, что и в известном устройстве, значения веро- 65 ятности неотключения отказавшего канала за определенное время и вероятностей ошибочного отключения из-за сбоев при выборе определенной тактовой частоты для случая М 3 (для известного устройства это аналогично днухразрядному реверсивному счетчику) .

Технико-экономический эффект от применения предлагаемого устройства возрастает с увеличением B системах количества резервируемых блоков 6 и определяется теми потерями, которые предотнра|| аются в системе за счет своевременного обнаружения и отключения отказавших блоков, и экономией оборудования за счет исключения в каждой цепи от блока 6 до блока 4 реверсивных счетчиков и формирователей. Введенные триггеры гораздо проще и занимают MeHBU. оборудования, а блок 8 представляет собой группу интегральных микрос|.ем на нсе блоки 6, а в принципе их задачу может решать центральная (или специальная в масштабах комплекса) прецессорная система с ее памятью. Кроме того, связь предлагаемого устройства с ЦВК по входам 15, как уже было подчеркнут, открывает огромные возможности как для диагностики, так и для совершенствования алгоритмов адаптации путем записи н триггеры 9 информации от

ЦВК, где сосредо-ачинается нся информация об отказах и сбоях.

Формула изобретения

Адаптивное резервированное, устройство, содержащее генератор тактовых импульсов, делитель частоты н в каждом канале первые элементы И, выходы которых подключе;|ы к входам соответствующих восстанавливающих блоков, соединенных выходами в каждом канале с первыми входами элемен» тон несовпадения, вторые входы кото-. рых соединены с выходами резервируемых блокон и первыми нходами первым элементов И, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения надежности устройства, оно содержит в каждом канале .блок вторых элементов И, элементы ИЛИ, оперативный запоминающий блок и по числу резервируе|ых блоков триггеры сдвига и триггеры ошибок, выходы которых подключены к вторым входам первых эле ментов И, информационный вход каждого триггера ошибок соединен с выходом одноименного триггера сдвига и с первым информационным входом последующего триггера сдвига, вторые информационные входы триггеров сдвига соединены с выходами соответствующих элементов несовпадения, выход

1003403

1Л. последнего триггера сдвига подключен ключен к входам записи оперативного запоминающего блока, выходы разрядов которого соединены с входами вторых эЛементов И блока, выходы которых через элемент ИЛИ подключены к первому информационному входу первого триггера сдвига, входы синхронизации триггеров сдвига и ошибок, адресные входы, синхровходы и входы записи-считывания оперативного запоминающего блока подключены к одноименным выходам делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 4957á7, кл. Н 05 К 10/00, 1974.

2. Авторское свидетельство СССР

9 б19902, кл. Н 05 К 10/00, 1977 .(прототип).

ВНИИПИ Эакаэ 1594/48

Тираж 843 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4