Устройство для исправления последствий сбоев

 

(t>)1005062

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-ву— (22) Заявлено 31.08.81 (21)3332643/18-24 (И)М Ntl з с присоединением заявки ¹ —, 6 06 F 11/22

Государственный комитет.СССР по делам изобретений и открытий (23) ПриоритетОпубликовано 15.03,83. Бюллетень ¹ 10

Дата опубликования описания 15 ° 03. 83

S3) УДК 681. 3 (088 ° 8) (72) Автор изобретения

Кишиневский ордена "Знак Почета" завод счет машин им. 50-летия СССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ПОСЛЕДСТВИЙ

СБОЕВ

Изобретение относится к вычислительной технике и может быть использовано при создании цифровых вычислительных машин (ЦВМ) повышенной надежности.

Известно устройство для исправления последствий сбоев, содержащее блок управления операциями, вход и первый выход которого соответственно соединены с выходом и входом блока повторения команд, а второй выход— с входом блока контроля, и обеспечивающее контроль исправной работы

ЦВМ и перевод ее в режим диагностирования в случае выхода из строя P).

Недостатком этого устройства являются ограниченные воэможности по диагностированию случайных сбоев и устранению их последствий.

Известно также устройство выполнения повторных операций, содержащее блок памяти, М регистров передачи данных, причем выход блока памяти . соединен с входом первого регистра .передачи данных и является первым. выходом устройства, выход каждого регистра передачи данных связан с входом последующего регистра, а первым входом устройства служит вход блока памяти t ?).

Недостатком этого устройства яв.ляется необходимость начинать цикл повторения операции с чтения команды, выполнение которой прервано в результате появления ошибки, что приводит к излишним затратам времени.

Наиболее близким к предлагаемому является устройство, содержащее блок памяти, М регистров передачи данных, . N триггеров признака, группу элементов И, узел блокировки, счетчик, блок, блок выдачи данных (3).

Недостатком устройства является низкое быстродействие исправления рискажений для ЦВМ, работающих без э совмещения операций. При выполнейии команд ЦВМ подвергается обработке разное количество:операндов, так как используются различные виды адреса20 ции (непосредственная, относительная, косвенная) и операций (короткие, двойные, длинные). При этом число М регистров передачи данных выбирается равным максимальному. количеству операндов, используемых при выполнении

ЦВМ. В режимах работы без смещения операций возможны ситуации, когда в регистрах передачи хранится не только информация,подвергающаясяобработке в данной момент времени (при выпол1605062 нении данной команды), но и информация,,обработанная в предыдущих командах и сами эти команды. При возникновении сбоя в известном устройстве начинается либо повторение не команды, в процессе выполнения которой произошел сбой, а одной из предыдущих команд, либо возникает необходимость ожидать появление признака команды и осуществлять холостые передачи, возможно также в целом ряде случаев ошибочное решение задачи.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для исправления последствий сбоев, содержащее блок памяти, два элемента И, первый элемент

ИЛИ, М регистров, где М вЂ” максимальное количество операндов самой длинной команды, M триггеров признака, узел блокировки и счетчик сбоев, причем вход управления устройства соединен с первым входом первого элемента И, выход которого соединен с входом блока памяти, выход блока памяти соединен с первым входом первого элемента ИЛИ и является информационным выходом устройства, вход признака команды устройства соединен с единичным входом первого триггера признака и с нулевым входом (М-1) триггеров признака, единичный выход каждого i ãî триггера признака, где

i 1-(М-1) соединен с,единичным входом (i+1)-го триггера признака, выход М-:о триггера признака соединен с вторым единичным входом первого триггера признака, нход признака сбоя устройства соединен с первым входом узла блокировки, выход которого соединен с вторым входом первого элемента И, первым входом второго элемента И и является выходом блокировки устройства, тактовый вход устройства соединен с управляющими входами всех M регистров и с вторым входом второго элемента И, выход которого соединен с тактовыми входами всех триггеров признака, выход первого элемента ИЛИ соединен с информационным входом первого регистра, информационный выход каждого i-горегистра соединен с информационным входом (i+1)-ro регистра, выход счетчика сбоев является выходом прерывания работы устройства„введены второй элемент ИЛИ, элемент НЕ, третий элемент И, шифратор, схема сравнения, счетчик тактов и группа элементов И, причем информационный выход i-ro регистра и единичный выход i-ro триггера признака соединены соответственно с первым и вторым входами соответствующего элемента И группы, выход которого соединен с соответствующим входом второго элемента ИЛИ, выход

60 устройства, а выход подключен к тактоным входам триггеров 6 признака. Выход счетчика 8 сбоев янляется третьим выходом 15 устройства.

Устройство, кроме того, содержит

М групп элементов И 16, второй элемент ИЛИ 17, элемент HE 18, третий элемент И 19, шифратор 20, схему 21 сравнения, счетчик 22 тактов. Выходы групп элементов И 16 связаны с входами элемента ИЛИ 17, выход которого подключен через первый элемент ИЛИ 4 к информационному входу первого регистра 5 и является четвертым выходом 23 устройства. Первые входы каждой из групп элементов И 16 соединены второго элемента ИЛИ соединен с вторым входом первого элемента ИЛИ и является вторым информационным выходом устройства, единичный выход каждого i ãî триггера признака соединен с соответствующим входом шифратора, выходы которого соединены с первой группой входов блока сравнения, вы.лод узла блокировки через элемент НЕ соединен с первым входом третьего

10 элемента И, выход которого соединен с нулевыми входами элементов И группы и со счетным входом счетчика тактов, информационные ныходы счетчика тактов соединены с второй группой

15 схемы сравнения, выход котсрой соедй1Ген с управляющим входом счетчика тактов, с вторым входом узла блокировки и со счетным входом счетчика сбоев, тактовый вход устройства соедиз0 нен с вторым входом третьего элемента И.

На фиг. 1 представлена схема устройства для исправления последствий сбоев; на фиг. 2 — блок-схема узла блокировки устройстна.

Устройство для исправления последствий сбоев содержит блок 1 памяти, два элемента И 2 и 3, элемент

ИЛИ 4, М регистров 5 и М триггеров 6

0 признака, узел 7 блокировки и счетчик

8 сбоев. Первым входом 9 устройства является вход элемента И 2. Выход блока 1 памяти через элемент ИЛИ 4 соединен с информационным входом первого регистра 5 и является первым выходом 10 устройства. Выход. каждого регистра 5 соединен с входом последующего регистра 5. Второй вход

11 устройства соединен с триггерами признака, выход каждого из которых связан с информационным входом последующего триггера 6 признака. Первый вход узла 7 блокировки является третьим входом 12 устройства, выход узла 7 блокировки связан с вторым

45 выходом 13 устройства, с вторым входом элемента И 2 и с первым входом элемента И 3. Второй. вход элемента

И 3 соединен с тактовыми входами регистров 5 и с четвертым входом 14

1005062

5, вторые входы подключены к выходам соответствующего триггера 6 признака и к входам шифратора 20, третьи входы связаны с выходом третьего элемента И 19 и входом синхронизации счетчика 22 тактов.-Второй вход 11 устройства соединен с входом установки в единицу первого триггера 6 признака и с,входами сброса остальных триггеров 6 признака, выход по- f0 следнего триггера б признака связан с информационным входом первого. Выход узла блокировки через элемент

HE 18 связан с первым входом третьего элемента И 19, второй вход кото- 35 рого соединен с четвертым входом 14 устройства. Выход шифратора 20 подклю20

ЗО

35 с выходами соответствующего регистра

ыен к первому входу схемы 21 сравнения, второй вход которой связан с выходом счетчика 22 тактов, а выход соединен,с вторым входом узла 7 блокировки, входом сброса счетчика 22 тактов и входом счетчика 8 сбоев. !

Узел 7 блокировки (фиг. 2) содержит два одновибратора- 24 и 25,-два элемента И 26 и 27, два элемента 28 и 29 задержки, два триггера 30 и 31 типа RS. Третий вход 12 устройства через одновибратор 24 связан с 5-входом триггера 31 и первым входом элемента И 27, выход которого связан с

S-входом триггера 30. Инверсный выход триггера 31 является выходом узла 7 блокировки, а первый выход через элемент 28 задержки соединен с. вторым входом элемента И 27. Выход схемы 21 сравнения через одновибратор

25 связан с первым входом элемента

И 26 и с элементом 29 задержки, вы-. ход которого соединен с R-входом триггера 30. Инверсный выход триггера 30 связан с вторым входом. элемента И 26, выход которого подключен к й-входу триггера 31.

Работа устройства для устранения последствий сбоев осуществляется следующим образом.

Информация, необходимая для выполнения операций (команда или операнд), считывается из блока 1 памяти под воздействием управляющих сигналов на первом входе 9 устройства.

Исходно на втором входе элемента И 2 присутствует потенциал, разрешающий промождение управляющих сигналов.

Считанная из блока 1 памяти информация поступает для обработки в устройства ЦВМ, а через элемент ИЛИ 4 записывается в первый регистр 5.

Число М регистров 5 выбирается равным числу операндов, используемых

-в самой емкой (по числу операндов) операции из система- команд ЦВМ, работающих беэ совмещения операций.

В последующем информация из первого регистра 5 с каждым тактом обраще40

65 ния к блоку 1 памяти переписывается во.второй регистр 5, а в первый регистр 5 записывается новая информация, считанная из блока 1 памяти в следующем такте.. Заполнение регистров

5 передачи -данных осуществляется пб синхроснгналам на четвертом входе 14 устройства. Через n+1 тактов, где

n — число операндов в операции, обращения к блоку 1 памяти в регистрах 5 хранится вся информация, необходимая для операции, выполненной

ЦВМ в данный момент времени.. Причем регистры все заполнены информацией, используемой в одной операции только в том случае, если число операндов, требуемое для ее выполнения равно

M-1, в противном случае в регистрах

5 передачи данных находится также команда и операнды, ранее обработанные ЦВМ. При обращении к блоку 1 памяти за каждый, новой командой, а не за операндом, на втором входе 11 устройства вырабатывается импульс, осуществляющий установку в единицу первого триггера 6 признака и сброс всех остальных триггеров б. Перепись единицы из первого триггера 6 признака в последующие (кольцевой регистр сдвига) происходит по синхросигналам

1 на четвертом входе 14, проходящим через второй элемент Й 3, при,наличии разрешающего потенциала, который поступает с выхода узла 7 блокировки.

Единица, записанная в первый триггер б признака, переписывается последовательно из одного триггера 6 в другой триггер б, указывая среди М регистров 5 передачи данных тот регистр

5, в котором находится команда, выполненная в настоящий момент времени. При этом на выходе шифратора 20 вырабатывается соответствующий данному регистру 5 двоиччый код. В случае отсутствия сигнала об ошибке на третьем входе 12 устройства информация из регистров 5 не используется.

Если в процессе обработки (например, при чтении основных регистров ЦВМ) информация подвергается нскаж.=гик, о чем свидетельствует ссигнал, поступающий на третий вход 12 устройства, на выходе блока 7 блокировки вырабатывается сигнал, который запрещает работу счетчиков номеров команд по второму выходу 13 устройства, блокирует обращение к блоку 1 памяти и прохождение сигналов на входы синхронизации триггеров 6 признаков и соответственно через элементы

И 2 и 3. Этот же сигнал проходит через элемент HE 18 и разрешает прохождение синхросигналов с четвертого входа 14 устройства, через элемент

И 19 на M групп элементов И 16 и на счетный вход счетчика 22 тактов. По этим синхросигналам происхолит вы1005062 ществляется, так как время задержки, обеспечиваемое элементом 28, значительно превышает длительность импульса, формируемого однонибратором 24, и тем самым на входе элемента И 27 но время действия импульса поддерживается запрещающий потенциал с выхода элемента 28 задержки. Если же до прихода сигнала со схемы 21 сравнения на узел 7 блокировки с входа 12

10 поступает еще один сигнал ошибки, то регистру 5;фиксируется единица и толь- через элемент И 27 осуществляется уско на одном элементе И 16, также соответствующем данному регистру 5, имеется вследствие этого разрешающий потенциал. В процессе выдачи инфортановка в единицу триггера 30, инверсный выход которого блокирует по входу элемента И 26 сброс триггера

31. Поступающий в дальнейшем сигнал со схемы 21 сравнения проходит через одновибратор 25, но в этом случае мации из регистров 5 в ЦВМ по четнертому выходу 23 устройства одновременно происходит ее передача от регистра 5 к регистру 5 и запись в не осуществляет сброс триггера 31, а сбрасывает только триггер 30, т.е. блокировка не снимается. При этом величина задер>кки элемента 29 значипервый регистр 5 по сигналам на чет20 вертом входе 14 устройства. Однако перепись единицы в кольцевом регистре сдвига, образованном триггерами 6 признака не осуществляется, так как на входе элемента И 3 присутствует запрещающий потенциал узла 7 блокировки. Кроме того, при этом вырабатывается сигнал на втором входе 11 устройства. тельно превькаает длительность импульса, формируемого одновибратором 25.

Если же триггер 30 не устанавливается в единицу, т.е. за время .от возникновения сигнала ошибки до появле25 ния сигнала со схемы 21 сравнения не поступает сигнала искажения, то по сигналу со схемы 21 сравнения осуществляется сброс триггера 31 и снимается блокировка с выхода узла 7, ЦВМ переходит в режим нормальной работы с блоком 1 памяти, начиная с адреса, зафиксированного н счетчике

Код с выхода шифратора 20, соответствующий номеру регистра 5, с которого начинается выдача информации, поступает на схему 21 сравнения, где сравнивается с информацией с выхода счетчика 22 тактов. Через К+1 тактов, где К -число операндов в операции, при выполнении которой произошел сбой, зафиксированное в счетчике 22 тактов, на выходе схемы 21 номеров команд н момент его блокиронки. При повторении в указанный период сигнала искажения блокировка не снимается и попытка исправления повторяется Р раз,о чем свидетельствует сигнал переполнения счетчика 8 сбоев (третий выход 15 устройства), который поступает на схему прерывания устройства управления ЦВМ и переводит ее в режим диагностики. ступает н узел 7 блокировки, иа счетный вход счетчика 8 сбоен и на сброс счетчика 22 тактов. Узел 7 блокировки выполнен таким образом (фиг. 2), что если от момента выдачи сигналов блокировки до поступления в узел 7 блокировки со схемы 21 сравнения, на третий вход 12 устройства не поступает сигнала искажения, то блокировка с блока 1 памяти (перный элемент И 2), счетчика номеров команд

50 (по второму выходу 13) и триггеров 6 признака (второй элемент И 3) снимается,- и запрещается прохождение синхросигналов с четвертого входа 14

55 устройства через третий элемент И 19

Поступающий в узел 7 блокировки сигнал ошибки по входу 12 проходит через одновибратор 24 (фиг. 2) и обеспечивает установку в единицу по Sвходу RS-триггера 31, инверсный выход которого и является выходом уз-, ла 7 блокировки. Установка в единицу тригi .ра 30. в этом случае не осу60

65 дача информации из регистров 5 передачи данных через соответствующий элемент И 16, элемент ИЛИ 17, четвертый выход 23 н устройства ЦВМ и через элемент ИПИ 4 н первый регистр

5. Причем выдача начинается с того регистра 5, н котором в момент сбоя находится команда, в процессе выполнения которой был определен факт искажения, так как только в триггере 6 признака, соответствующем данному сравнения вырабатывается сигнал, ука-40 зынающий на тот факт, что операция полностью повторена. Этот сигнал поИзобретение обеспечивает выполнение процесса исправления искажений со значительным быстродействием.

Указанный положительный эффект увеличения быстродействия достигается за счет того, что повторение операции, при выполнении которой произошел сбой, начинается непосредственно после сбоя и не возникает потерь времени на ожидание появления признака команды и на осуществление холостых передач операндов. Кроме того, в изобретении исключена возможность повторения предыдущих команд, возникающая вследствие различных длин (по числу операндов) команд и приводящая к снижению быстродействия. В устройстве это обеспечивается за счет начала выдачи в HBM информации с любого регистра передачи данных, а не только с последнего регистра.

1005062

Формула изобретения

Устройство для исправления последствий сбоев, содержащее блок памяти, два элемента И, первый элемент

ИЛИ, М регистров, где М вЂ” максимальное количество операндов самой длинной команды, М триггеров признака, узел блокировки и счетчик сбоев, причем вход управления. устройства соединен с первым входом первого эле1О мента И, выход которого соединен с входом блока памяти, выход блока памяти соединен с первым входом первого элемента ИЛИ и является информационным выходом устройства, вход признака команды устройства соединен с единичным входом первого триггера и с нулевым входом (Ф-1) триггеров признака, единичный выход каждого >-ro триггера. признака, где 20 - 1-(М-1) соединен с единичным входом +1) -го триггера признака, выход М-го триггера признака соединен с вторым единичным входом первого триггера признака, вход признака 25 сбоя устройства соединен с первым входом узла блокировки, выход которого соединен с вторым входом первого элемента И, первым входом второго элемента И и является выходом бло- 30 кировки устройства, тактовый вход устройства соединен с управляющими входами всех М регистров и с вторым входом второго элемента И, выход которого соединен с тактовыми входами 35 всех триггеров признака, выход первого элемента, ИЛИ соединен с информационным входом первого регистра, информационный выход каждого -го регистра соединен с информационным входом +1/-ro регистра, выход счетчика сбоев является выходом прерывания работы устройства, о т л и ч авще е ес я тем, что, с цельюповышения быстродеиствия, в устройство введены второй элемент ИЛИ, элемент

НЕ, третий элемент И, шифратор, схема сравнения, счетчик тактов и группа элементов И, причем информационный выход t --ro регистра и единичный выход -го триггера признака соединены соответственно с первым и вторым входами соответствующего элемента И группы, выход которого соединен с соответствующим входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом первого элемента ИЛИ и является вторым информационным выходом устройства, единичный выход каждого 1—

ro триггера признака соединен с соответствующим входом шифратора, выходы которого соединены с первой группой входов блока сравнения, выход узла блокировки через элемент HE соединен с первым входом третьего элемента И, выход которого соединен с нулевыми входами элементов И группы и со счетным входом счетчика тактов, информационные выходы счетчика тактов соединены с второй группой входов схемы сравнения, выход которой соединен с управляющим входом счетчика тактов, с вторым входом узла блокировки и со счетным входом счетчика сбоев, тактовый вход устройства соединен с вторым входом треть- . его элемента И.

Источники информации ° принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 279172,,кл. G 06 F 11/00, 1972.

2. Авторское свидетельство СССР

9 189621, кл. 0 06 F 11/00, 1968.

3. Авторское свидетельство СССР

9 552608, кл. G 06 F 11/00, 1976 (прототип).

1005062

1иг.1

100506 2

Составитель И. Сигалов

Редактор Л.. Алексеенко Техред A.Áàáèíeè Корректор Е. Рснако

Заказ 1901/65 Тираж 704 Подписное

ВЙИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раусюкая наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4