Цифроаналоговый преобразователь

 

(! ц1005298

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. санд-ву (22)Заявлено 14. 07.81 (21) 3316453/18-21 (Я)М. Кд. с присоединением запек» М— (23) Приоритет—

" 03 К 13/02

Гвсударствевы!! канвтат

СССР вв делан взевретеввй и еткрытий (5З) У 681.325 (088.8) Опубликовано 15 03.83. Бюллетень М10

Дата опубликования описания 15.03.83

А.П,. Стахов, Ю.А. Петросюк, А.И. Черняк,„

О.В. Конючевский и А.А. Сухарев !

1 (72) Авторы изобретеиия.Винницкий политехнический институт (7! ) Заявитель (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к цифровой измерительной и вычислительной техни" ке и может. быть использовано для преобразования цифровых величин.

Известен цифроаналоговый преобразователь, содержащий регистр входного цифрового кода, выход которого соединен со вторым входом ключевых элементов, выход источника опорного напряжения соединен с первым входом ключевых элементов, выход ключевых элементов соединен. со входом резис" тивного делителя напряжения, выход резистивного делителя напряжения соединен со входом операционного усилителя, выход операционного усилите" ля является выходом цифроаналогового преобразователя С1) °

Недостатком данного цифроаналогового преобразователя является низкая точность преобразования, ограниченная точностью подгонки резисторов в резистивной матрице.

Известен также цифроаналоговый преобразователь,. содержащий регистр, цифровой коммутор; блок ключевых элементов, блок эталонных величин, блок суммирования эталонных величин, блок выделения разности, блок управ- ления и первый блок свертки кодов, выход которого соединен с первым входом цифрового коммутатора, выходкоторого подключен к первым входам блока ключевых элементов, вторые входы которого соединены с выходом блока эталонных величин, выход блока

- ключевых элементов подклрчен к входу блока суммирования эталонных величин, выход которого через блок выделения разности соединен с первым входом блока управления, первый и второй выходы блока управления соединены щ соответственно суправляющими входами регистра ицифрового коммутатора Г2 ) .

Недостатком данного устройства является ограниченная точность пре$S

3 10052 образования вследствие температурной и временной нестабильности, возникающей в резистивном делителе. напряжения, который используется в блоке эталонных величин, 5

Цель изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в цифроаналоговый преобразователь, содержащий регистр, цифра- Ф вой коммутатор, блок ключевых элементов, блок эталонных величин, блок суммирования эталонных величин, блок выделения разности,. блок управления и первый блок свертки кодов, выход которого соединен с первым входом цифрового коммутатора, выход которого подключен к первым входам блока ключевых элементов, вторые входы которого соединены с выходом блока 2о эталонных величин, выход блока ключевых элементов подключен к входу

:блока суммирования эталонных величин, выход которого .через блок выделения разности соединен с .первым 25 . входом блока управления, первый и второй выходы блока управления соединены соответственно с управляющими входами регистра и цифрового коммутатора, введены два реверсивных счет- $y чика, второй блок свертки кодов, третий счетчик, блок сравнения кодов, первый вход которого соединен с выходом регистра, второй вход с выходом третьего счетчика, а выход - с вторым входом блока управления, причем выход первого реверсивного счетчика подключен к первому входу первого бло" ка свертки кодов, второй выход которого соеДинен с первым входом второго реверсивного счетчика, выход которого подключен к первому входу второго блока свертки кодов-, выход ко" торого соединен с .вторым входом цифрового коммутатора, при этом третий, четвертый, пятый, шестой и седьмой . выходы блока управления соединены соответственно со входом третьего счетчика, входом первого реверсивно го счетчика, вторым входом первого блока свертки кода и вторым входом второго блока свертки кода.

На чертеже представлена функциональная схема устройства.

Схема содержит вход 1 преобразователя, регистр 2, счетчик 3, блок сравнения кодов 4, блок эталонных величин 5, блок ключевых элементов

98 1

Ь, блок суммирования эталонных вели. чин 7, выход цифроаналогового преобразователя 8, блок выделения разности 9, цифровой коммутатор 10, первый блок свертки кода 11, второй блок свертки кода 12, первый реверсивный счетчик 13, второй реверсивный счетчик 14, блок управления 15.

Вход 1 цифроаналогового преобразователя является информационным, через который на первый вход регистра 2 поступает цифровой код. Выход регистра 2 соединен с первым входом блока сравнения кодов 4, второй вход которого подключен к выходу счетчика

3. Выход блока 4 соединен со вторым входом блока управления 15. Выход первого реверсивного счетчика 13 подключен ко второму входу первого блока свертки кода 11, первый выход .которого соединен с первым входом цифрового коммутатора 10. Второй выход блока 11 подключен к первому входу второго реверсивного счетчика 14, выход которого соединен с первым входом второго блока свертки кода 12, Выход блока 12 подключен к третьему входу цифрового коммутатора 10. Выход цифрового коммутатора 10 соединен с управляющими входами блока ключевых элементов 6, информационные входы которого подключены к выходу блока эталонных величин 5. Выход блока ключевых элементов 6 соединен со входом блока суммирования эталонных величин 7. Выход блока 7 является выходам 8 цифроаналогового преобразователя, на котором формируется результирующий аналоговый сигнал. Вход блока выделения разности 9 соединен с выходом блока суммирования эталонных величин 7. В процессе преобразо вания блок выделения разности 9 производит сравнение предыдущего и последующего, аналоговых сигналов, формирующихся на выходе 8 цифроаналогового преобразователя. Выход блока 9 ., является управляющим и соединен с, первым входом. блока управления 15.

Первый, второй, третий, четвертый, пятый, шестой и седьмой. выходы блока управления 15 соединены соответственно со вторым входом регистра 2, управляющим входом цифрового коммутатора 10, входом счетчика 3, входом первого реверсивного счетчика 13, вторым входом второго реверсивного счетчика 14, вторым входом первого

298 6 той кодовой комбинации. Если веса ,разрядов устройства суммирования эталонных величин 7 соответствует требуемым, то блок выделения разности 9 не зафиксирует разницы между аналого-. выми эквивалентами развернутой и свернутой кодовых комбинации. По команде блока управления 15 производит". ся свертка кодовой комбинации, находящейся во втором реверсивном счетчике 14, во втором блоке свертки 12, параллельно во времени, к еодержимо" му счетчика 3 прибавляется единица.

Если все веса. разрядов блока соответствуют требуемым,.то аналогичные действия выполняются до тех пор, пока код, записанный в счетчике 3, не становится равен входному коду, находящемуся в регистре 2. Иомент равенства кодов эафиксируется блоком сравнения кодов 4, управляющий сигнал с выхода, которого поступает йа вто- рой вход блока управления 15. По команде блока 15 с выхода 8 цифроаналогового преобразователя можно будет снимать результирующий аналоговый эквивалент входного кода.При несоответствии весов .разрядов требуемым значением процесс преобразования будет происходить следующим образом.

Пусть вес I-ro разряда не соответствует требуемому значению. На очередном шаге преобразования в первом реверсивном счетчике 13 и . втором реверсивном счетчике 14 записываются кодовые комбинации, содержащие единицы в (l-1)-м и (1-2} разрядах. Ко-, довая комбинация, находящаяся .в первом реверсивном счетчике 1, через блок 11, цифровой коммутатор 10 поступает на управляющие входы блока ключевых элементов 6, который осуществляет подачу аналоговых вели-" чин от блока 5 через информационные . входы блока. 6 на блок суммирования эталонных величин 7. В результате на выходе 8 цифроаналогового преоб разователя формируется аналоговый эквивалент кодовой комбинации, находящейся в первом реверсивном счет.чике 13 и.втором реверсивном счетчике 14. По команде блока 1.5 в первом блоке свертки кодов И производится свертка кодовой комбинации, находящейся s первом реверсивном счетчике

13. Свернутая кодовая комбинация через блок 10 поступает на управляющие входы ключевых элементов 6, кото2S

S . 1005 блока свертки кода 11 и вторым входом второго блока свертки кода 12. блок 15 обеспечивает функционирование устройства.

Цифроаналоговый преобразователь работает в одном режиме, т.е. в ре.жиме преобразования кодов с иррациональным основанием в. аналоговые сигналы.

В процессе преобразования произ- >О водится оперативный контроль линейности выходной характеристики, опреде ляются величины отклонения весов разрядов от требуемых величин, производится их регистрация и коррекция. И

К кодам с, иррациональным основанием относятся р-.коды Фибоначчи.

В кодах "золотой" р-пропорции любое действительное число у может быть представлено в виде 20 е

"= +e P е= где Ц - двоичная цифра, - вес 1-го разряда.

Ilo команде блока управления 15

Р входной код записывается в регистр 2.

В следующий такт времени в младшие разряды первого реверсивного счетчи- . ка 13 и второго реверсивного счетчи- 3О ка 14 записывается по единице. По команде блока 15 кодовая комбинация, находящаяся в первом реверсивном счетчике 13, через устройство свертки кодов 11, цифровой коммутатор 10 подается на управляющие входы ключевых элементов 6, которые осуществляют под. ключение аналоговых величин от блока эталонных величин 5 через информационные входы ключевых элементов 6, ко входу блока суммирования эталонных величин 7. В результате этого на выходе 8 цифроаналогового преобразователя сформируется аналоговый эквива43 лент кодовой комбинации, находящейся . в первом реверсивном счетчике 13. После этого по команде блока 15 будет осуществлена свертка кодовой комбина" ции, находящейся .в первом реверсивном . счетчике 13, в первом блоке свертки кодов 11. Свернутая кодовая комбина ция через цифровой коммутатор 10 по". дается на управляющие входы ключевых элементов 6 и обеспечивает .подачу через информационные входы блока 6 аналоговых величин с блока 5 на блок

7. В результате на выходе 8 цифроаналогового преобразователя сформируется аналоговый эквивалент сверну1005298

9 зафиксирует перепад уровней аналого25 преобразователя формируется аналоговый эквивалент кодовой комбинации, находящейся во втором реверсивном счетчике 14. Одновременно производит ся прибавление единицы к содержимому счетчика 3. По команде блока 15 путем подачи через блок 11, цифровой коммутатор 10 на управляющие входы ключевых элементов 6, осуществляющих подключение аналоговых величин через их информационные входы от блока 5 к блоку 7, кодовой комбинации, содержащейся в первом реверсивном счет- чике 13, на выходе 8 цифроаналогового преобразователя сформируется аналоговый эквивалент кодовой комбинации, рые через информационные входы осуществляют подачу аналоговых величин от блока эталонных величин 5 на блок суммирования эталонных величин 7. На выходе 8 цифроаналогового преобразователя сформируется аналоговый эквивалент свернутой кодовой комбинации, находящейся в первом реверсивном счетчике 13. Так как вес 1-го разряда не соответствует требуемому значению, то блок выделения разности вых эквивалентов развернутой и свернутой кодовых комбинаций и его знак, и выдает управляющий сигнал, который поступит на первый вход блока ynpasления 15.

Если знак расстройки положительный, т.е. вес 1-го разряда больше суммы весов (1-1) и (1-2)-го разряда, то по команде блока управления

15 к кодовой комбинации, содержащейся во втором реверсивном счетчике

14, добавляется единица. Полученная кодовая комбинация через блок 12, цифровой коммутатор 10 подается на управляющие входы ключевых элементов 6, которые через информационные входы осуществляют подачу аналоговых величин от блока эталонных величин

5 на блок суммирования эталонных величин 7. На выходе 8 цифроаналогового находящейся в блоке 13. Аналогичные действия будут выполняться до тех пор, пока блок выделения разности 9 не прекращает фиксировать, разность между уровнями аналоговых эквивалентов нескорректированной кодовой комбинации, находящейся в первом ревер" сивном счетчике 13 и скорректированной кодовой комбинации, находящейся во втором реверсивном счетчике 14 или пока блок сравнения кодов 4 не

15 зо выдает сигнал о равенстве кодов, находящихся в регистре 2 и счетчике 3.

В первом случае кодовая комбинация, находящаяся в блоке 13, перепишется по команде блока 15 в блок 14, и процесс преобразования продолжается дальше.

Во втором случае по команде блока

15 с выхода 8 цифроаналогового преобразователя снимается аналоговый эквивалент скорректированной кодовой комбинации, находящейся во втором реверсивном счетчике 14, являющейся результатом преобразования "код-аналог", Если знак расстройки отрицательный, т.е. вес 1- го разряда меньше суммы весов (1-1)-го и (1-2)-го разрядов, то по команде блока управления 15 к содержимому первого реверсивного счетчика 13 добавляется единица .

По команде блока управления l5 кодовая комбинация, находящаяся во втором реверсивном счетчике 14, через блок

12, цифровой коммутатор 10 подается на управляющие входы ключевых элементов 6, которые через информационные входы осуществляют подключение аналоговых величин от блока 5 к блоку 7.

В результате на выходе 8 цифроаналогового преобразователя формируется аналоговый эквивалент кодовой комбинации, находящейся во втором реверсивном счетчике 14. По команде блока

15 кодовая комбинация, находящаяся в первом реверсивном счетчике 13, через блок 11, цифровой коммутатор

10 подается на управляющие входы ключевых элементов 6, которые осуществляют подключение аналоговых величин от блока 5 к блоку суммирования эталонных величин 7. В результате на выходе формируется аналоговый эквивалент. кодовой комбинации, находящейся в первом реверсивном счетчике 13.

Аналогичные действия выполняются дотех пор, пока блок выделения разности

9 не прекращает .фиксировать разность между уравнениями. аналоговых эквивалентов нескорректированной кодовой комбинации, находящейся во втором реверсивном счетчике 14 и скорректирдванной кодовой комбинации, находящейся в первом реверсивном счетчике

13. Когда это произойдет по команде блока управления 15 к содержимому счетчика 3 прибавляется единица, и

° процесс преобразования продолжается, Когда 8 ходе преобразования достига-, 9 - 10052 ется равенство кодов в регистре. 2 и . счетчике 3, .с выхода блока сравнения кодов 4 поступает управляющий сигнал на второй управляющий вход блока управления: 15. При этом на выходе

8 цифроаналогового преобразователя сформируется результирующий сигнал, являющийся аналоговым эквивалентом скорректированной: кодовой комбинации, находящейся в первом реверсив- - 10 ном счетчике -13. .В предлагаемом устройстве за счет цифровой коррекции точность преобра-, .зования "код-аналог" выше технологической точности элементов .блока эта- 1S лонных величин.

Важным преимуществом предлагаемо-го устройства является то, что коррекция производится в процессе преобразования, что позволяет при экс- 2ф плуатации устройства значительно увеличить,его срок службы, улучшить точностные параметры.

При изготовлении -цифроаналоговых преобразователей в виде интегральных у микросхем увеличйтся на этапе производства выпуск годной продукции.

Предлагаемое устройство выгодно. отличается .от известных использующих коды с иррациональным основанием; Зв тем, что не требует для сопряжения: с существующими средствами вычислительной техники преобразователей кодов, так как регистр 2 и счетчик

3 могут быть выполнены для системы счисления с любым основанием.

98 l0 рого соединен с первым входом цифрового коммутатора, выход которого подключен к первым входам блока ключевых элементов, вторые входы которого соединены с выходом блока эталонных величин, выход блока ключевых эле-. ментов подключен к входу блока сумммрования эталонных величин, выход которого через блок выделения разнос-, ти соединен с первым входом блока управления, первый и второй выходы блока управления соединены соответственно с управляющими входами реги-j стра и цифрового коммутатора., о тл и ч а ю шийся тем, что, с целью повышения точности, в него .введены два реверсивных счетчика, . второй блок свертки кодов, третий счетчик, блок сравнения кодов, первый sxîä которого соединен с выходом регистра, второй вход с выходом третьего счетчика, а выход - с вторым входом блока управления, причем выход первого реверсивного счетчика подключен к первому входу первого блока свертки кодов, второй выход которого соединен с первым входом второго реверсивного счетчика, выход которого подключен к первому входу второго блока свертки кодов, выход которого соединен с вторым входом цифрового коммутатора, при этом третий, чет-. вертый, пятый, шестой и седьмой выходы блока управления соединены соответственно с входом третьего счетчика,.входом первого реверсивного счетчика, вторым входом .первого блока свертки кода и вторым входом второго блока свертки кода.

Формула изобретения

Цифроаналоговый преобразователь, содержащий регистр, цифровой коммутатор, блок ключевых элементов, блок эталонных величин, блок суммирования эталонных величин, блок выделения разности, блок управления и первый блок свертки кодов, выход. кото40

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 1I" 474933, кл. H 03 K 13/02, 09.08 73.

2.. Авторское свидетельство СССР

rio заявке h 2853223, кл. H 03 К 13/02, 17. 12. 7 } (прототип) .

1005298

Составитель А.Симагин

Редактор А. Долинич Техред Т.Маточка Корректор H. Король

Заказ 1924/76 Тираж 934 Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113935, Москва, 3-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4