Генератор нестационарного случайного импульсного процесса

 

ГЕНЕРАТОР НЕСТАЦИОНАРНОГО СЛУЧАЙНОГО ИМПУЛЬСНОГО ПРОЦЕССА, содержащий первый блок памяти, выход которого соединен с первым входом датчика случайных чисел, первый выход которого соединен с информационным входом счетчика импульсов, блок эталонных напряжений, выход которого соединён с первым входом преобразователя код-напряжение, выход которо .го соединен с первым входом модулятора полярности, выход которого является выходом генератора, второй вход модулятора полярности подключен к первому выходу первого регистра памяти , выход второго регистра памяти подключен к первому входу делителя частоты, выход счетчика импульсов подключен к вхрду первого дешиф,.зтора , а выход первого дешифратора соединен с первым установочным входом триггера, вторым входом датчика случайных чисел и установочным входом счетчика адреса, входы первого и вто-. рого регистров памяти подключены со- . отве1;ственно к второму и третьему выходам датчика случайных чисел, инверсный и прямой выходы триггера под- i ключены соответственно к входам первого и второго генераторов импульсов, прямой выход триггера соединен с управляющим входом второго блока памя-: ти, второй установочный вход три.ггера подключен к выходу второго дешифратора , вход которого соединен с выходом счетчика., адреса, выход второго блока памяти соединен с первым входом блока умножения, второй вход которого подключен к второму входу первого регистра памяти, выход блока умножения соединен со вторым входом I преобразователя код-напряжение, выход первого делителя частоты подклюn чен к счетному входу счетчика адреса, отличающийся тем, что, с целью расширения области применения за счет воспроизведения нестационйр ного случайного импульсного процесса , он содержит блок задания адреса, третий блок памяти, коммутатор, третйй и четвертый регистры памяти, второй и третий делители частоты, причем управляющий вход блока за00 дания адреса является управляющим входом генератора, первый выход бло00 ка задания адреса соединен с адресг ным входом третьего блока памяти, второй выход блока задания адреса соединен с первым входом коммутатора , второй вход коммутатора соединен с выходом счетчика адреса, а выход коммутатора соеЬ нен с адресным входом второго блока памяти, информационный вход второго блока памяти соединен с информационными входами первого блока памяти , третьего и четвертого регист

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН сю G 06 F /58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3352793/18-24 (22) 17.11,81 (46) 30.03.83. Бюл. 4".12 (72) Э.А. Баканович и Н.А. Болорова (71).Минский радиотехнический институт (53). 681.325(088.8)

<56) 1. Авторское свидетельство СССР

N 5 11679, . H 03 К 5/04, 1976.

2. Авторское свидетельство СССР и 517018, кл. G 06 F 1/02, 1980.

3. Авторское свидетельство СССР по заявке Ю 3221419/18-24, кл. G 06 F 7/58, 1981 (прототип). (54) ° (57) ГЕНЕРАТОР НЕСТАЦИОНАРНОГО

СЛУЧАЙНОГО ИИПУЛЬСНОГО ПРОЦЕССА, содержащий первый блок памяти, выход ко торого соединен с первым входом датчика случайных чисел, первый выход которого соединен с информационным входом счетчика импульсов, блок эталонных напряжений, выход которого соединен с первым входом преобразователя код-напряжение, выход которо.го соединен с первым входом модулятора полярности, выход которого является выходом генератора, второй вход модулятора полярности подключен к первому выходу первого регистра па. мяти, выход второго регистра памяти подключен к первому входу делителя частоты, выхоД счетчика импульсов подключен к входу первого дешиф,.атора, а выход первого дешифратора соединен с первым установочным входом триггера, вторым входом датчика случайных чисел и установочным входом счетчика адреса, входы первого и второго регистров памяти подключены соответственно к второму и третьему вы.

ÄÄSUÄÄ 1008739 A ходам датчика случайных чисел, инверсный и прямой выходы триггера подключены соответственно к входам первого и второго генераторов импульсов, прямой выход триггера соединен с управляющим- входом второго блока памя-: ти, второй установочный вход три ггера подключен к выходу второго дешифратора, вход которого соединен с выходом счетчика.. адреса, выход второго блока памяти соединен с первым входом блока умножения, второй вход которого подключен к второму входу первого регистра памяти, выход блока умножения соединен со вторым входом преобразователя код-напряжение, вы- ф ход первого делителя частоты подключен к счетному входу счетчика адреса, отличающийся тем, что, с целью расширения области применения . за счет воспроизведения нестационарного случайного импульсного процесса, он содержит блок задания адреса,: третий блок памяти, коммутатор, тре- тйй и четвертый регистры памяти, второй и третий делители частоты, 4 причем управляющий вход блока за.дания адреса является управляющим ОО входом генератора, первый выход бло- к4 ка задания адреса соединен с адрес; ф3 ным входом третьего блока памяти, второй выход блока задания адреса соединен с первым входом коммутатора, второй вход коммутатора соединен с выходом счетчика адреса, а выход коммутатора сое-.

Динен с адресным входом второго блока памяти, информационный вход второго блока памяти соединен с информационными входами первого блока памяти; третьего и четвертого регист! 100 ров памяти и выходом третьего блока памяти, третий выход блока задания адреса соединен с адресным входом первого блока памяти, четвертый и пятый выходы блока задания адреса соединены с управляющими входами соответственно; третьего и четвертого регистров памяти, первый и второй входы блока задания адреса соединены соответственно с выходами первого и второго дешифраторов, выход третьего регистра памяти соединен с первым входом второго делителя частоты, второй вход которого подклю8739 чен к выходу первого генератора импульсов, а выход второго делителя частоты подключен к второму входу счетI чика импульсов, выход четвертого регистра памяти соединен с первым входом третьего делителя частоты, второй вход которого подкпючен к выходу второго генератора импульсов, а выход третье.го делителя частоты подклю. чен к второму входу первого делителя частоты, информационный вход третьего блока памяти является информационным входом генератора.

Изобретение относится к вычислительной технике и может быть использовано при моделировании систем с учетом случайных внешних возмущений, при построении стохастических вычислительных и моделирующих устройств,,а также при построении автоматизированных вычислительных комплексов.

Известен генератор случайных импул ьсных потоков, содержащий генератор тактовых импульсов, циклический регистр сдвига, два элемента ИЛИ, интегратор, преобразователь код-напряжение и управляемый вероятностный элемент (1 j .

Однако данное устройство .не позволяет формировать импульсные сигналы со случайными параметрами, под-, .чиняющимися заданным законам распределения, и имеющих сложную форму.

Известен генератор спучайного импульсного процесса, содержащий блок памяти, датчик случайных чисел, блок управления, первый генератор импульсов, счетчик импульсов, источник эталонных напряжений, первый и второй преобразователи код-напряжение и модулятор полярности выходного сигнала, второй регистр, ревер сивный счетчик, делитель частоты, второй генератор импульсов P2) .

Однако данное устройство не позволяет формировать нестационарный случайный импульсный процесс с произвольной формой сигнала.

Наиболее близким техническим решением к предлагаемому является генератор случайных процессов, содержащий блоки памяти, регистры памяти, триггер, счетчики, модулятор полярности, дешифраторы, датчик случайных чисел, блок эталонных напряжений, преобразователь код-напряжение, делитель частоты, блок умножения )3J .

Этот .имитатор предназначен для формирования потока разнополярных . импульсов произвольной программируемой формы. Но он не позволяет организовать перенастройку имитатора на воспроизведение иных законов распределения параметров процесса или изменить форму выходного сигнала без прерывания процесса формирования сигнала, что затрудняет его использо- вание в автоматизированных системах испытаний или в вычислительно-моделирующих системах.

Цель изобретения - расширение области применения генератора эа счет

25 организации загрузки управляющей информации в память генератора без прерывания процесса формирования выходного сигнала, что позволяет фор,мировать нестационарные случайные процессы, представляя их как кусочно-стационарные воздействия.

Для достижения поставленной цели в известный генератор нестационарного случайного импульсного процесса, содержащий первый блок памя35 ти, выход которого соединен с первым входом датчика случайных чисел, первый выход которого соединен с ин3 1008 формационным входом счетчика импуль" сов, блок эталонных напряжений, вы" ход которого соединен с первым входом преобразователя код-напряжение, выход которого соединен с первым входом модулятора полярности, выход которого является выходом генератора, второй вход модулятора полярности подключен к первому входу первого регистра памяти, выход второго регист-10 ра памяти, подключен к первому входу делителя частоты, выход счетчика импульсов подключен к входу первого дешифратора, а выход первого дешифратора соединен с первым установочным 15 входом триггера, вторым входом дат-. чика случайных чисел и установочным входом счетчика адреса, входы первого и второго регистров памяти подключены соответственно к второму и третьему выходам датчика случайных чисел, инверсный и прямой выходы триггера подключены соответственно к входам первого и второго генераторов импульсов, прямой выход триггера соединен с управляющим входом блока памяти, второй установочнь и вход триггера подключен к выходу второго дешифратора, вход . которого соединен с выходом счетчика адреса и адрес-Зв ным входом второго блока памяти, выход второго блока памяти соединен с первым входом блока умножения второй вход которого подключен к второму вы ходу первого регистра памяти, выход

35 блока умножения соединен с вторым входом преобразователя код-напряжение, выход делителя частоты подключен к счетному входу счетчика адреса, введены блок задания адреса, тре.

40 тий блок памяти, коммутатора, третий и четвертый регистры памяти., второй и третий делители частоты, причем управляющий вход блока задания адре" са является управляющим входом генератора, первый выход блока задания

45 адреса соединен:с адресным входом третьего блока памяти, второй выход блока з ада ни я адресов соеди нен с первым входом коммутатора, второй вход коммутатора соединен с выходом счетчика адреса, а выход коммутатора соединен с адресным входом второго блока памяти, информационный вход второго блока памяти соединен с информационными входами первого блока памяти, третьего и четвертого регистров памяти и с выходом третьего блока памяти, третий выход бло739 4 ка задания адреса соединен с адрес; ным входом первого блока памяти, четвертый и пятый выходы блока задания адреса соединены с управляющими входами соответственно третьего и четвертого регистров памяти, первый и второй входы блока задания адреса соединены соответственно с выходами первого и второго дешифраторов, выход трет ье го регистра памяти соединен с первым входом второго делителя частоты, второй вход которого подключен к выходу первого генератора импульсов, а выход второго делителя частоты подключен к второму входу счет чи ка и мпул ь со в,, вы ход чет вертог о регистра памяти соединен с первым входом третьего делителя частоты, вто" рой вход которого подключен к выходу второго генератора импульсов, а выход третьего делителя частоты подключен к второму входу первого делителя частоты, информационный вход третьего блока памяти является инфор. мационным входом генератора.

Сущност ь изобретения заключается в том, что для организации перезаписи информации в тот или иной блок памяти используются те интервалы времени, s течение которых дан". ный блок памяти не участвует в формировании выходного процесса.

На фиг. 1 приведена блок-схема генератора, на фиг. 2 - схема блока задания адресов.

Генератор содержит первый блок

1 памяти, датчик 2 случайных чисел, счетчик 3 импульсов, первый генератор 4 импульсов, блок 5 эталонных напряжений, преобразователь 6 коднапряжение, модулятор 7 полярности, первый регистр 8 памяти, второй регистр 9 памяти, первый делитель 10 частоты, второй генератор 11 импульсов, первый дешифратор 12, второй дешифратор 13, триггер 14, счетчик 15 адреса, второй блок 16 памяти, блок

17 умножения, блок 18 задания адре,са, третий блок 19 памяти, коммутатор 20, третий регистр 21 памяти, четвертый регистр 22 памяти, второй делитель 23 частоты, третий делитель

24 частоты.

Блок 18 задания адреса (управле" ния записью) содержит дешифратор 25, элемент И 26, элемент ИЛИ 27, элемент И 28, элемент ИЛИ 29, триггер

30, генератор 31 импульсов, счетчик

32 адреса, элемент ИЛИ 33, дешифра5 10 тор 34, элементы И 35 и 36, элемент

ИЛИ 37, дешифраторы 38 и 39, элемент ИЛИ 40.

Первый блок 1 памяти предназначен для хранения кодов, определяющих вид и числовые характеристики функций распределения вероятностей параметров сигналов формируемого импульс. ного случайного процесса.

Датчик 2 случайных чисел предназначен для формирования случайных кодов амплитуды, длительности и интервала между импульсами, подчиняющихся функциям распределения, коды которых хранятся в первом блоке 1 памяти .

Счетчик 3 импульсов служит для запоминания случайного кода, опреде ляющего интервал между импульсами формируемого процесса и для преобразования этого кода во временной интервал.

Первый генератор 4 импульсов предназначен для формирования тактовых импульсов развертки интервала следо" вания импульсов.

Блок 5 эталонных напряжений служит для задания граничных значений амплитуд импульсных сигналов, формируемых предлагаемым генератором.

Преобразователь 6 код-напряжение предназначен для преобразования в . напряжение кодов, последовательность которых определяет форму импульса на выходе генератора.

Модулятор 7 полярности обеспечивает получение импульсных сигналов положительной или отрицательной по" лярности.

Ф

Первый регистр 8 памяти служит для запоминания кода, определяющего амплитуду и полярность очередного импульсного сигнала, второй регистр 9 памяти служит для запоминания кода, определяюще го длительност ь очередного импульса.

Первый делитель 10 частоты предназначен для задания скорости заполнения тактовыми импульсами счетчика

15 адреса, а второй генератор 11 импульсов - для формирования тактовых импульсов развертки дпительности случайного процесса.

Первый дешифратор 12 обеспечивает выработку сигнала, указывающего на окончание формирования интервала между импульсами,а второй дешифратор

13 - выработку сигнала,указывающегона окончание формирования импульса.

08739 6

Триггер 14 предназначен для выработки сигналов разрешения работы первого генератора 4 и второго генер ат ор а. 1 1, и мпул ь со в, счет чи к адр е с а

15 вырабатывает последовательност ь адресов для считы вания кодов из второго блока 16 памяти, а второй блок

16 памяти предназначен для хранения кодов ординат импульсного сигнала, требуемой формы.

Блок 17 умножения вырабатывает коды, задающие значения импульсного сигнала s дискретные моменты времени, а блок 18 задания адреса предназначен для выработки управляющих сигналов занесения информации в блоки памяти устройства.

Третий блок 19 памяти является буферным запоминающим устройством и предназначен для кратковременного хранения управляющей информации при изменении параметров генериру- емого процесса, Коммутатор 20 предназначен для

25 организации подключения к адресному входу второго блока 16 памяти кодов, вырабатываемых счетчиком 15 адреса или блоком 18, а третий регистр 21 памяти - для хранения кода масштаба времени при формировании интервала между импульсами. Четвертый же регистр 22 памяти предназначен для хранения кода масштаба времени при формировании длительности импульса.

Второй делитель 23 частоты обеспечивает формирование опорной импульсной последовательности в соответствии с масштабом времени при формировании интервала между импульсаьи, а третий дели40 тель 24 частоты - формирование опорной импульсной последовательности в. соответствии с масштабом времени при формировании длительности импульса.

Генератор работает следукнцим образом.

Каждый цикл работы начинается с формирования набора значений случайных параметров (длительности, амплитуды интервала между импульсами), 50

Значения параметров процесса формируются по заданным законам распределения, коды которых хранятся в первом блоке 1 памяти. С выхода датчика 2 случайных чисел сформированные значения параметров поступают в счетчик 3 импульсов, регистры 8 и 9.

При формировании длительности импульса триггер 14 находится в единичном состоянии, разрешая тем самым ра7 10 боту второго генератора 11 импульсов и считывание информации из второго блока 16 памяти, при этом запрещается работа первого генератора 4 ймпул ьсов.

Выход второго генератора11 импульсов подключен к второму входу третьего делителя 24 частоты. В четвертом регистре 22 хранится код, определяющий частоту пересчета третьего делителя 24 частоты. Таким образом, код, записанный в четвертый регистр

22,определяет.. временной диапазон изменения длительности импульса.

Значение случайного кода, записанного во второй регистр 9, определяет коэффициент пересчета делителя 10 частоты. Этим обеспечивается для каждого значения длительности импульса заполнение счетчика 15 адреса с соответствующей частотой, полученной в результате деления частоты импульсного потока, поступающего от третьего делителя 24 .частоты. Коды с выхода счетчика 15 адреса поступают на второй вход коммутатора 20. При этом на управляющем входе коммутатора 20 присутствует сигнал, вырабатываемый блоком 18 и разрешающий поступление на выход коммутатора 20 кодов, вырабатываемых счет чиком 15 адре.са .. Таким образом, обеспечивается последовательное. считывание кодов ординат импульсного сигнала запрограммированной формы с частотой, обратно.,пропорциональной значению кодов длительности импульса и- масштаба времени при формировании длительности импульсов. Временной диапазон с изменения длительностей импульсов определяется соотношени ем и где "O - период следования импульсов второго генератора 11 импуль сов," м и "- разрядность четвертого ре-, гистра 22, к - разрядность формируемых случайных кодов, определяющих длительность импульсов, m - емкост ь второго блока 16 памяти.

Коды, считанные .из второго блока

16 памяти поступают в качестве первого операнда на первый вход блока

08739 8

17 умножения. На второй вход этого блока поступает код амплитуды формируемого импульса, занесенный в первый регистр 8. На выходе блока 17 умножения формируются значения орди" нат импульсного сигнала требуемой формы, прямо пропорциональные значению амплитуды формируемого импульса.

На выходе блока 5 эталонных на30 пряжений устанавпивается уровень .напряжения, равный максимальной амплитуде формируемых импульсов. В соответствии с кодами, поступающими с выхода, блока 17 умножения, на выходе

ts преобразователя 6 код-напряжение фор-. мируется аналоговый сигнал требуемой формы с амплитудой, соответствующей коду амплитуды формируемого импульса. Модулятор 7 полярности про2о пускает сигнал с выхода преобразователя 6 код-напряжение на выход устройства, либо сохраняя его поляр": ность, либо изменяя ее на противоположную в соответствии с кодом ампли25 туды импульса, записанным в первом регистре 8, По окончании формирования одного импульса (по достижении счетчиком ад-, реса значения m) на выходе второго

30 дешифратора 13 вырабатывается сигнал окончания формирования импульса.

Этот сигнал устанавливает триггер.

14 в нулевое состояние, при этом запрещается работа второго генератора

11 импульсов и считывание информации из второго блока 16 памяти. На инверсном выходе триггера 14 выра" батывается сигнал, разрешающий работу первого генератора 4 импульсов и," .

4в таким образом, начинается формирование интервала между импульсами. . Выход первого генератора 4 импуль" сов подключен к второму входу второго делителя,23 частоты, В третьем регистре 21 хранится код, определяющий частоту пересчета второпо делителя 23 частоты. Таким образо, код записанный в третий регистр 21 определяет временной диапазон длительности интервала между импульсами.

Выход второго делителя 23 частоты подключен к первому входу счетчика

3 импульсов, в котором записан случайный код, определяющий значение

И интервала между импульсами. По окончании формирования интервала (при достижении счетчиком 3 импульсов нулевого состояния) на выходе первого. дешифратора вырабатывается сигнал

9 10087 окончания формирования интервала между импульсами„ диапазон измерения паузы между импульсами определяется соотношением

2пг " -1 п "г, к, 5 где 1 - период следования импульсов, пер во го ге нерат ор а 4 и мпул ьсов, n - разрядность третьего регист- О

2 ра 21, разрядность формируемых случайных кодов, определяющих интервал между импульсами.

Си гнал окончания форми ро ван ия интервала между импульсами поступает на второй управляющий вход датчика

2 случайных чисел. После этого происходит формирование и передача в регистры 8 и 9 и в счетчик 3 импульсов новых значений параметров процесса.

Этот же сигнал устанавливает в нулевое состояние счетчик 15 адреса и в исходное (единичное) состояние триггер 14 — так .начинается следующий цикл формирования выходного случайного процесса.

Для формирования нестационарного случайного процесса, представляемого как кусочно-стационарный процесс, 30 достаточно в требуемые моменты времени t, определяющие окончание 1-го интервала стационарности, записать в запоминающее устройство генератора новую управляющую информацию, при этом характер записываемой информации может быть различным. Для изменения временного диапазона формируемого сигнала необход асмо изменить коды, хра. нимые в третьем 21 и четвертом 23 ре- 4р гистрах. Для изменения формы выходного сигнала необходимо переписать информацио, хранимую во втором блоке

16 памяти. Для изменения законов распределения параметров (или одного 45 параметра) процесса перезаписывает ся информация, хранимая в первом бло. ке 1 памяти, причем перезапись информации осуществляется в те моменты времени, когда требуемый для перезаписи 1 блок не участвует в формировании выходного процесса.

Перезапись информации осуществляется при помощи блока 18 и третьего блока 19 памяти и происходит следующим образом . Предварительно информация заносится в третий блок 19 памяти. Управляющий сигнал, указывающий на вид изменяемой информации, посту39 10 пает на управляющий вход устройства, подключенный к управляющему входу блока 18. Возможны четыре способа перезаписи информации, определяемые видом изменяемой информации.

В первом случае изменению подвергается код, определяющий масштаб времени при формировании интервала между импульсами и хранимый в третьем регистре 21. При формировании. длительности импульса первый генератор 4 импульсов не участвует в формировании выходного процесса и изменение информации втретьем регистре 21 не вызовет прерывания в выходном процессе. При наличии соответствующего сигнала на управляющем входе блока 18 и при поступлении сигнала окончания формирования интервала между импульсами, поступающего на первый вход бло ка 18, на е ro чет вертом выходе вырабатывается сигнал, поступающий на управляющий вход третьего регистра

-21 и разрешающий запись информации в третий регистр 21. На информационный вход третьего регистра 21 поступает информация из третьего блока 19 памяти.

Во втором случае изменению подвергается код, определяющий масштаб времени при формировании длительности импульса и хранимый в четвертом регистре 22. При формировании интервала между импул ьсами второй генератор

11 импульсов не участвует в формировании выходного процесса и изменение информации в четвертом регистре не вызывает прерывания в выходном процессе. При наличии соответствующего сигнала на управляющем входе блока

18 и при поступлении сигнала окончания формирования длительности импульса, поступающего на второй вход блока 18, на пятом выходе этого блока вырабатывается сигнал, поступающий на управляющий вход четвертого регистра 22 и разрешающий запись информации в четвертый регистр 22, На информационный вход четвертого регистра 22 поступает информация из третьего блока 19 памяти.

В третьем случае изменению подвергается информация, определяющая вид и числовые характеристики законов распределения параметров случайного импульсного процесса и хранимая в первом блоке 1 памяти. В этом случае изменяется одна из зон первого блока 1 памяти, соответствующая

3$

4$

$0

11 10 одному из законов распределения, па- раметров. При формировании интерва. ла между, импульсами не происходит формирования случайных кодов, соот- . ветствующих значению параметров .процесса и из мене ни е и нфор маци и в первом блоке 1 памяти не .вызывает прерывания в выходном процессе. При наличии соответствующего сигнала на управляющем входе блока 18 и при поступления сигнала окончания длительности импульса,. поступающего на второй вход блока 18, .на третьем выходе блока 18- вырабатываются управляющие сигналы и адреса для записи информации в первый блок 1 памяти. На первом выходе блока 18 вырабатываются адреса, по которым считы- . вается информация, записанная в трет ьем блоке 19 памяти . Выработ ка адре. сов на третьем и первом выходах блока 18 происходит синхронно, поэтому обеспе чи вает ся появление на выходе третьего блока 19 памяти информации, которая записывается в требуемую зону первого блока 1 памяти.

Аналогично осуществляется переза" пись информации во второй блок 16 памяти, При наличии соответствукщего сигнала на управляющем входе блока

18 и при поступлении сигнала окончания формирования длительности импуль са на его втором выходе вырабатывают.ся адреса, поступающие на второй вход коммутатора 20, и управляющий сигнал, разрешающий их поступление на выход с коммутатора 20 для записи информации во второй блок 16 памяти, тем самым реализуется четвертый случай.

На первом выходе блока 18 синхрон. но с адресами на втором выходе этого блока вырабатывается адресная по"следовательность, поступающая на адресный вход третьего блока 19 памяти.

Бло к 1 8 р абот ает следующи м обр аэом.

На управляющий вход блока 18 посту пает код, определяющий тип записываемой информации . На выходе .третьего дешифратора 25 формируются сигналы, соот вет ст вующие каждому ти пу записываемой информацию. Поступление .управляющего кода, соответствующего изменению кода масштаба времени при формировании интервалов между импульсами, обуславливает появление сигнала на первом выходе третьего

08739 12 дешифратора 25," при этом открывается по первому входу элемент И 2б. При поступлении на первый вход блока 18 управления записью сигнала окончания формирования интервала между импульсами на вход второго триггера 30 через элементы И 26 и ИЛИ 29 поступает сигнал, устанавливающий его в единичное состояние. Этот же сигнал

to устанавливает в исходное состояние второй счетчик 32 адреса. Единичное, состояние второго три ггера, 30 разрешает работу трет ьего генерато-. ра 31 импульсов выход которого под1$ ключен к счетному входу второго счетчика 32 адреса. Сигнал с первого выхода третьего дешифратора 25 открыва- . ет по первому входу элемент И 35 и, пройдя через элемент ИЛИ 33, разре2О шает работу четвертого дешифратора

34. Если счетчик 32 находится в состоянии "единицы" (ОО...Ц1), то.на выходе элемента И 35, являющегося четвертым выходом блока 8 управления записью, появляется сигнал записи информации в третий регистр 21, При достижении вторым счетчиком 32 адреса состояния, соответствующего двум, срабатывает четвертый дешифратор 34, ЗО сигнал с выхода-которого, пройдя через элемент ИЛИ 40, устанавливает в нулевое состояние второй триггер

30. Этим заканчивается цикл. перезапи" си информации.

Поступление управляющего кода., соответствующего изменению кода масштаба времени, при формировании дли тел ьностей и мпул ь сов, определяет появление сигнала на втором выходе третьего дешифратора 25. При этом сигнал с второго выхода третьего дешифратпра 25, пройдя через элемент ИЛИ 27, открывает по второму входу элемент И 28. При поступлении на второй вход блока 18 сигнала окончания формирования длительности импульса на вход второго триггера 30 через элементы И 28 и ИЛИ 29 поступает сигнал, устанавливающий его в. единичное состояние. Этот же сигнал устанавливает в исходное .состояние второй счетчик. 32 адреса. Единичное состояние второго триггера 30 разрешает работу третьего генератора

31 импульсов, выход которого подключен к счетному входу второго счетчи ка 32- адреса. Сигнал .е второго выхода третьего дешифратора 25 откры-, вает по первому входу элемент И 36

1,5 10087 и, пройдя через элемент ИЛИ 33, разрешает работу четвертого дешифратора 34, Если счетчик32 находится в состоянии "единицы" (00. ° .1)1,), тона выхо. де элемента И 36, являющегося пятым выходом блока 18, появляется сигнал записи информации в четвертый регистр 22. При достижении вторым счетчи.ком 32 адреса состояния, соот ветствующего двум (00... 010), срабатыва 10. ет четвертый дешифратор 34, сигнал с выхода которого, пройдя через элемент ИЛИ 40, устанавливает в нулевое состояние второй триггер 30.

Этим заканчивается цикл перезаписи 15 кода масштаба времени при формировании длительности импульсов.

Поступление управляющих кодов, соответствующих изменению кодов одного из законов распределения пара- 20 метров формируемого импульсного процесса, обуславливает появление сигналов на третьем, четвертом или пятом выходах третьего дешифратора 25.

Один из указанных сигналов, пройдя 2s через элемент ИЛИ 27, открывает по второму входу элемент И 28. При поступпении на второй вход блока 18 управления записью сигнала .окончания формирования длительности импульса Зр на вход второго триггера 30 через элементы И 28 и ИЛИ 29 поступает си гнал, уст ан авли вающий е ro в единичное состояние. Этот же сигнал уст ана вли вает в исходное . состояние второй счетчик 32 адреса. Единичное состояние второго триггера 30 разрешает работу третьего генератора

31 импульсов, выход которого подключен к счетному входу второго счетчика 40

32 адреса. Один из сигналов с третьего, четвертого или пятого выходов третьего дешифратора 25, пройдя через элемент ИЛИ 37, разрешает работу пя то го дешифр атора 38. Выходы вт оро45 го счетчика 32 адреса и третий, четвертый и пятый выходы третьего дешифратора 25 являются третьим выходом блока 18 управления записью. При заполнении второго счетчика 32 адреса .на третьем выходе блока 18 управле50 ния записью появляется последовательность адресов и один из выходов третьего дешифратора 25 (третий, четвертый или пятый) определяют зону первого блока 1 памяти, соответствующую выбранному параметру процесса.

При достижении вторым счетчиком 32 адреса состояния, номер которого на

39 14 единицу превышает объем перезаписыва. емой информации о законах распределения параметров, срабатывает пятый дешифратор 38 и сигнал с его выхода, пройдя через элемент ИЛИ 40, устанавли вает в нулевое состояние второй триггер ..30. Этим заканчивается цикл перезаписи информации об одном из законов распределения параметров форми руемо го проц е с с а .

Поступление управляющего кода, coo T вет ст вующе го из ме не ни ю и нформации, определяющей формы выходного сигнала, определяет появление сигнала на шестом выходе третьего дешифратора 25 ° Пройдя через элемент

ИЛИ 27 он открывает по второму входу элемент И 28. При поступлении на второй вход блока 18 управления записью сигнала окончания формирования длительности импульса на вход второго. триггера 30 через элементы

И 28 и ИЛИ 29 поступает сигнал, устанавливающий его в единичное состояние. Этот же сигнал устанавливает в исходное состояние второй счетчик 32 адреса. Едини чное состояние второ.го триггера 30 разрешает работу трет ьего генератора 31 импульсов, выход. которого подключен к счетному входу второго счет и ка 32 адреса, Сигнал с шестого выхода третьего дешифратора 25 разрешает работу шестого дешифратора 39. Выход второго счетчика 32 адреса и шестого выхода третьего дешифратора 25 являются вторым выходом блока 18 управления записью. При заполнении второго счетчика 32 адреса на втором выходе блока 18 появляется последовательность адресов и управляющий сигнал, разрешакщий прием информации во второй блок 1б памяти. При достижении вторым счет чи ком 32 адре са состоя ни я, номер которого на единицу превышает объем записываемой информации во второй блок 16 памяти, срабатывает шестой дешифратор 39 и сигнал с его выхода, пройдя через элемент ИЛИ 40, устанавливает в нулевое состояние . второй триггер 30. Этим заканчивается цикл перезаписи .информации, определяющий форму выходного сигнала.

При всех значениях кодов на управляющем входе блока 18 на первом его выходе формируется последователь ность адресов, поступающая на вход третьего блока 19 памяти, 15

Технико-зкономическая эффективность предлагаемого изобретения определяется тем, что, rio сравнению с существующими устройствами оно обеспечивает следующие преимущества: возможность формирования .нестационарных случайных воздействий, что особенно важно при моделирова1008739 16 нии и испытаниях сложных техничес" ких систем, возможность использования устройства в автоматизированных системах моделирования и испытания сложных систем, возможность коррек тировки вида выходного процесса в зависимости от характера испытыва" емого и моделируемого объекта.

1008739

Составитель А.Карасов

Редактор Е. Папп Техред Т. фанта Корректор М. Шароши

Заказ 2339/59 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4