Устройство для управления переключением резерва

Авторы патента:

H05K10G06F11/20 -

1. УСЛ-РОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ РЕЗЕРВА, содержащее три основных и один резервный блок, три узла контроля основных блоков , |узел контроля резервного блока и ком:мутатор , первые входы первого,второ- . го и третьего основных и резервного блоков соединены соответственно с входами узлов контроля первого, второхчэ и третьего основных и резервного блоков, вторые выходы - соответственно с первым, вторым, третьим и четвертым входами коммутатора, о т л и н а ю щ е а с я тем, что, с целью повышения надежности в него введены первый регистр, дешифратор, первый элемент ИЛИ, а коммутатор содержит с первого по четырнадцатый элементы И и со второго по одиннадцатый элементы ИЛИ, вьходы узлов контроля основных и резервного блоков подключены к входам первого регистраj выход которого соединен с входом дешифратора , нулевой - шестой выходы дешифратора соединены с входами второго элемента ИЛИ, выход которого подклю-чен к вторым входам первого и второго элементов И, девятый выход дешифратора подключен к вторым входам третьего и четвертого элементов И,нулевой - третий,: восьмой и десятый выхода дешифратора подключены к входам пятого элемента ИЛИ, выход которого подключен к вторым входам пятого и шестого элементов И, нулевой, первый, четвертый, пятый, восьмой, девятый и двенадцатый выходы дешифратора соединены с входами седьмого элемента ИЛИ, .выход которого подключен к вторым входам седьмого и восьмогоэлементов И, восьмой, десятый и двенадцатый выходы дешифратора подключены к входам восьмого элемента ИЛИ,- выход которого подключен к вторым входам девятого и десятого элементов И, четвертый и шестой выходы дешифратора соединены с входами одиннадцатого элемента ИЛИ, выход которого подключен к вторым входам одиннадцатого и двенадцатого элементов И, седьмой, одиннадцатый и тринадцатый - пятн дцатый выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с 1Л1ной отказа, первый вход устройства подклк1чен к первым входам первого, третьего и девятого элементов И, второй вход к nepBiJM входам пятого и одиннадцатого элементов И, третий вход - к первым входам седьмого и тринадцатого элеMe .iToB И, выход первого элемента И 1 подключен к входу первого основного блока, второй выход которого подклюDO 4 чен к первому входу второго элемента И, выходы третьего и пятого элементов И подключены к входам четвертого элемента ИЛИ, ыход которого подключен к входу второго основного бло.ка, второй выход которого соединен с первыми входами четвертого и шестого элементов И, выход седьмого элемента И подключен к входу третьего основного, блока , второй выход которого подключен .к первому входу восьмого элемента И, Bfcixojuj девятого, одиннадцатого и тринадцатого элементов И подключены к входам десятого элемента ИЛИ, выход которого соединен с-входом резервного блока, второй выход которого подклю

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ, КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2995825/18-24 (22) 17. 10. 80 (46) 07.04.83. Вюл. гг 13 (72) A.X. Ганитулин, А. И. Чумак и И. В. Романкив (53) 62-5: 681. 3-..19 (088. 8) (56) 1. Авторское свидетельство СССР .гг 357694, кл. G 06,,F 11/00, 1974.

2. Вайцер. R. Архитектура вычисли :тельных комплексов. N., "Мир", 1974, . с. 566-568.

3. .Авторское свидетельство СССР

Р.545985, кл. G 06 F 11/00, 1974 (прбтотип ) .. (54) (57 ) 1 ° УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ РЕЗЕРВА, содержащее три основных и один резервный блок, три узла контроля основных блоков, узел контроля резервного блока и ком;мутатор, первые входы первого, второ-; го и третьего основных и резервного блоков соединены соответственно с входами узлов контроля первого, второго и третьего основных и резервного блоков, вторые выходы вЂ” соответственно с первым, вторым, третьим и четвертым входами коммутатора, о т л ивЂ” ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены первый регистр, дешифратор, первый элемент ИЛИ, а коммутатор содержит с . первого по четырнадцатый элементы

И и со второго по одиннадцатый зле менты ИЛИ, вьходы узлов контроля основных и резервного блоков подключены к входам первого регистра, выход которого соединен с входом дешифратора, нулевой вЂ” шестой выходы дешифратора соединены с входами второго элемента ИЛИ, выход которого подклю-. чен к вторым входам первого и второго элементов И, девятый выход дешифратора подключен к вторым входам третьего и четвертого элементов И,нулевой - третий,: восьмой и десятый выходы дешифратора подктпочеиы к входам

„„,SU„„1010734 А

3(51) Н 05 К 10/00; G 06 F 11/20 пятого элемента ИЛИ, выход которого подключен к вторым входам пятого и шестого элементов И, нупевой, первый, четвертый, пятый, восьмой, девятый и двенадцатый выходы дешифратора соединены с входами седьмого элемента ИЛИ, выход которого подключен к вторым входам седьмого и восьмого элементов

И, восьмой, десятый и двенадцатый выходы дешифратора подключены к входам восьмого элемента ИЛИ,.выход которого подключен к вторым входам девятого и десятого элементов И, четвертый и шестой выходы дешифратора соединены с входами одиннадцатого элемента ИЛИ, выход которого подключен к вторым входам одиннадцатого и I двенадцатого элементов И, седьмой, одиннадцатый и тринадцатый вЂ” пятнадцатый выходы дешифратора подключены уи к входам первого элемента ИЛИ, выход которого соединен с шиной отказа, первый вход устройства подключен к и первым входам первого, третьего и девятого элементов И, второй. входк первым входам пятого и одиннадцатог элементов И, третий вход вЂ” к первым входам седьмого и тринадцатого элементов И, выход первого элемента И подключен к входу первого основного блока, второй выход которого подключен к первому входу второго элемента

И, выходы третьего и пятого элементов

И подключены к входам четвертого элемента ИЛИ, выход которого подключен к входу второго основного блока, второй выход которого соединен с первыми р . входами четвертого и шестого элемен- > тов И, выход седьмого элемента И подключен к входу третьего основного блока, второй выход которого подключен к первому входу восьмого элемента И, выходы девятого, одиннадцатого и тринадцатого элементов И подключены к входам десятого элемента ИЛИ, выход которого соединен с входом резервного блока, второй выход которого подклю1010734 чен к первым входам десятого, двенадцатого и четырнадцатого элементов И, выходы второго, четвертого и десятого элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к первому выходу устройства, выходы шестого и двенадцатого элементов И соединены с входами шестого элемента ИЛИ, выход которого подключен к второму выходу устройства, выходы восьмого и четырнадцатого элементов И подключены к входам девятого элемента ИЛИ, выход которого соединен с третьим выходом устройства..

Изобретение относится к автоматике и вычислительной технике и может най° ти применение при построении систем высокой надежности.

Известно устройство для управления переключением резерва, содержащее блоки резервируемой системы, элементы ИЛИ, схемы несовпадения, входы которых подключены непосредственно через элемент ИЛИ к выходам резервируемых блоков, а выходы вЂ” к входам элементов И, вторые входы которых подсоединены через переключатели к шинам питания соответствующих резервируемых блоков f1 ), 15

Недостаток этого устройства невозможность одновременного использования работающей пары блоков для переработки различной информации.

Известно также устройство, содержащее устройство управления конфигуратором, соединенное с подсхемой конфигурационной коммутации, подключенные к выходам резервные и основные подсистемы, позволяющее осуществлять резервирование основных подсистем., (2 .25

Недостаток устройства состоит в отсутствии возможности поддержания работоспособности системы за счет перераспределения основных подсистем при полном использовании резервных ЗР подсистем.

Наиболее близким техническим решением к предлагаемому является устройство для управления переключением скользящего резерва, содержащее эле- 35 менты контроля основных блоков, инверторы, элементы И-НЕ, элементы контроля резервных блоков, выходы которых подключены через инверторы или непосредственно к входам элемен- 4р тов И-НЕ столбцов матрицы. Выходы элементов контроля непосредственно или через инвертор подключены к входам элементов И-НЕ строк матрицы, 2. устройство по п. 1, о т л и ч а ю щ е е с я тем, что каждый узел контроля содержит второй, третий и четвертый регистры, входы которых соединены с входом узла, выходы второго и третьего регистров подключены к первому и второму входам модульного сумматора соответственно, выход кото" рого подключен к первому входу элемента сравнения, к второму входу которого подключен выход четвертого регистра, выход элемен,та сравнения подключен к выходу узла.

I выход каждого элемента И-НЕ соединен с коммутатором и входами всех элементов- И-НЕ, состоящих в общих с этим элементом строке и столбце матрицы, число входов каждого элемента И-НЕ равно сумматорному числу основных и резервных блоков 3 ).

Недостаток данного устройства низкая надежность резервированной системы.

Известно, что в резервированных системах, допускающих работу с пониженной эффективностью, с целью повышения надежности их функцибнирования отказавшие наиболее важные элементы системы заменяют после исчерпания резерва аналогичными исправными элементами, играющими менее важную роль (элементы, подлежащие замене, называ,ются приоритетными). Надежное функ,ционирование таких систем с пониженной эффективностью, позволяющей применять их по целевому назначению, обеспечивается наличием в составе системы исправного приоритетного блока и минимальным количеством (не равным нулю) бесприоритетных блоков. Например, в мультипроцессорных резервированных вычислительных системах с централизо ванным управлением для реализации управляющих программ операционной системы выделяется специальный процессор, являющийся для системы приоритетным.

Цель изобретения вЂ” повышение надежности резервированной системы.

Поставленная цель достигается тем, что в устройство для управления переключением резерва, содержащее три основных и один резервный блок, три узла контроля основных блоков, узел контроля резервного блока и коммутатор, первые выходы первого, второго и третьего основных и резервного блоков соединены. соответственно с входа1010734 ми узлов контроля первого, второго и третьего основных и резервного блоков, вторые выходы вЂ” соответственно с первым, вторым, третьим н четвертым входами коммутатора, дополнительно введены первый регистр„ дешифратор, первый элемент ИЛИ, а коммутатор содержит четырнадцать элементов И и десять элементов ИЛИ, выходы узлов контроля основных и резервного блоков подключены к входам первого регистра, 10 выход которого соединен с входом дешифратора, нулевой вЂ” шестой выходы дешифратора соединены с входами второго элемента ИЛИ, выход которого подключен к вторым входам первого и вто- )5 рого элементов И, девятый выход дешифратора подключен к вторым входам третьего и четвертого элементов И, выходы с нулевого по третий, восьмой и десятый дешифратора подключены к 20 входам пятого и шестого элементовИ, нулевой, первый, четвертый, пятый, восьмой, девятый и двенадцатый выходы дешифратора соединены с входами седьмого элемента ИЛИ, выход которого 5 подключен к вторым входам седьмого и восьмого элементов И, восьмой, десятый и двенадцатый выходы дешифратора подключены к входам восьмого элемента

ИЛИ, выход которого подключен к вторым входам девятого и десятого элементов И, четвертый и шестой выходы дешифратора,соединены с входами одиннадцатого элемента ИЛИ, выход которого подключен к вторым входам одиннадцато" го и двенадцатого элементовИ, седьмой35 одиннадцатый, тринадцатый вЂ” пятнадцатый выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с шиной отказа, первый вход устройства подключен к 4О первым входам первого, третьего. и девятого элементов И, второй входвЂ” к первым входам пятого и одиннадцатого элементов И, третий вход вЂ” к первым входам седьмого и тринадцатого 45 элементов И, выход первого элемента

И подключен ко входу первого основного блока, второй выход которого подключен к первому входу второго элементаИ, выходы третьего и пятого элементов И подключены к входам четвертого элемента ИЛИ, выход которого подключен к входу второго основного блока, второй выход которого соединен с первыми входами четвертого и шестого элементов И, выход седьмого 55 элемента И подключен к входу третьего основного блока, второй выход которого подключен к первому входу восьмого элемента И, выходы девятого, одиннадцатого и тринадцатого элемен- 6О тов И подключены к входам десятого элемента ИЛИ, выход которого соединен с входом резервного блока, второй выход которого подключен к первым входам десятого, двенадцатого и четырнадцатого элементов И, выходы второго, четвертого и десятого элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к первому выходу устройства, выходы шестого и двенадцатого элементов И ссединены с входами шестого элемента ИЛИ, выход которого подключен к второму выходу устройства, выходы восьмого и четырнадцатого элементов И подключены к входам девятого элемента ИЛИ, выход которого соединен с третьим выходом устройства. Кроме того, каждый узел контроля содержит второй, третий и четвертый регистры, входы которых соединены с входами узла, выходы второго, третьего регистров подключены к первому и второму входам модульного сумматора соответственно, выход которого подключен к первому входу элемента сравнения, к второму входу которого подключен выход четвертого регистра, выход элемента сравнения подключен к выходу узла.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 вЂ” схема блока устройства.

Устройство (фиг.1> содержит первый - третий узлы контроля 1-3 основных ° блоков; первый вЂ” третий основные блоки ,4-6,резервный блок 7,узел контроля 8 ре,зервного блока, коммутатор 9, входы 10j12 устройства, выходы 13-15 устройства, элементы первый вЂ” четырнадцатый И 1629, первый вЂ” десятый элементы ИЛИ

30-40, шину отказа 41, дешифратор 42, первый регистр 43, вторые выходы 44- .

46 основных блоков и второй выход 47 .резервного блока, выход 48 первого регистра, вход 49 дешифратора,нулевой .пятнадцатый выходы 50-65 дешифратора.

Основные блоки 4-6 (фиг. 2) содержат второй вЂ” четвертый регистры 6668, модульный сумматор 69, элемент сравнения 70.

Принцип работы устройства состоит в том, что .введенные регистр, дешифратор, элементы И и элементы ИЛИ обеспечивают замещение отказавшего. приоритетного блока резервным или исправным основным после исчерпания резерва.

Устройство работает следующим образом.

Пусть в начальный момент все ос новные блоки 4-6 и резервный блок 7 исправны. Основной блок 4 является приоритетным. При исправном состоянии всех блоков на выходах узлов контроля

1-3 основных блоков и узла контроля 8 резервного блока будут нулевые сигналы, вследствие чего регистр 43 будет находиться в нулевом состоянии. В

I этом случае на нулевом выходе 50 ate шифратора 42 будет."единичййй сигнал, который через элементы ИЛИ 31, 34 и

36 поступает на вторые входы элемен

1010734 тов И 16, 17, 20-23 и обеспечивает прохождение входных сигналов, поступающих па входам 12, 11, 10 устройства соответственно через первый вход элемента И 16, через первый вход элемента И 20 и второй вход элемента 5

ИЛИ 33, через первый вход. элемента

И 22 на входы приоритетного блока 4 и основных 5 и 6. Этот же сигнал с

l нулевого выхода 50 дешифратора 42 обеспечивает передачу сигналов с 10 вторых выходов приоритетного блока 4 и основных блоков 5 и 6 .соответственно через элементы И 17, 21, 23 и элементы ИЛИ 32, 35 и 38 на выходы

13, 14 и 15 устройства. 15

Пусть вследствие неисправности основного блока 5 узел контроля 2 выдает единичный сигнал. Этот сигнал вырабатывается, например, если блоки 4-7 являются узлами суммирования, следующим образом.

На регистры 66 и 67 (фиг. 2) поступают контрольные характеристики слагаемых, а на региСтр 68. - контрольная характеристика суммы из 25 блока 5. В результате суммирования контрольных характеристик слагаемых на модульном сумматоре получается контрольная характеристика, которая на элементе сравнения сравнивается с контрольной характеристикой суммы, поступающей с, регистра 68. Вследствие неисправности блока 5 сложение в нем проведено неправильно и конт. рольные характеристики не совпадут, в результате чего на выходе элемента сравнения будет единичный сигнал, который поступает на вход регистра 43. В этом сЛучае состояние регистра 43 изменится и появится единичный сигнал на четвертом выходе 54 40 дешифратора 42, который через элементы ИЛИ 31, 36 и 40 поступает на вторые входы элементов И 16, 17, 22, 23, 26, 27 и обеспечивает прохождение входных сигналов, поступающих по 45 входам 12, 11, 10 устройства соответственно через первый вход элемента

И 16, через первый вход элемента И

26 и второй вход элемента ИЛИ 39, через первый вход элемента И 22 на входы блоков 4, 7 и 6. Этот же сигнал с четвертого выхода 54 де-. шифратора 42 обеспечивает передачу сигналов с вторых выходов приоритетного блока 4, резервного блока 7 и основного блока 6 соответственно через. элементы И 17, 27, 23 и элементы ИЛИ 32, 35 и 38 на выходы 13-1 5 устройства. В результате этого произошла замена отказавшего основного блока 5 резервным блоком 7, который теперь выполняет функции основного.

При появлении единичного сигнала на выходе узла контроля 1 и наличии единичного сигнала на выходе узла контроля 2 регистр 43 переходит в. состояние, при котором на двенадцатом 62 выходе дешифратора 42 появляется единичный сигнал, который поступает на вторые входы элементов

ИЛИ 36 и 37, на вторые входы элементов И 22-25 и обеспечивает прохожде ние входных сигналов, поступающих по входам 12 и 10 устройства,,соответственно через первые входы элементов

И 24 и ИЛИ 39, через первый вход элемента И 22 на входы блоков 7 и 6.

Этот же сигнал с двенадцатого выхода

62 дешифратора 42 обеспечивает передачу сигналов с вторых выходов блоков 7 и 6 соответственно через элементы И 25, 23 и элементы ИЛИ 32 и

38 на выходы 13 и 15 устройства.

В результате этого произошла замена отказавшего приоритетного блока 4 ,резервным блоком 7, который выполнял ,функции основного блока 5.

Аналогичным образом устройство работает при отказах блоков 4 и 6, 5 и 7 и т. д. В этих случаях переключение блоков производится в соответств ии с таблицей. Когда единичные сигналы появляются на выходах трех и более узлов контроля, то на одном из выходов дешифратора 42 (седьмом, одиннадцатом, тринадцатом, четырнадцатом или пятнадцатом) .появляется единичный сигнал, который через эле" мент ИЛИ 30 поступает в шину отказа 41. Появление единичного сигнала в шине отказа 41 свидетельствует неисправности устройства.

Таким образом, устройство обеспечивает возможность перераспределения исправных основных и резервного блоков для замещения отказавшего приоритетного блока, что позволяет существенно повысить надежность резервированной системы.

1О

1г

1З

1010734

Отказ

О т к а 9

Отказ

1010734

ВНИИПИ Эаказ 2504/43

Тираж 843 Подписное филиал ППП "Патент", г.Ужгород, с л.Проектная,4