Микропроцессор

 

1. МИКРОПРОЦЕССОР, содержащий блок.памяти микропрограмм, регругтр микрокоманд,операционный блок и блок микропрограммного управления , адресйый выход которого соединен с адресНы1м входом блока памяти микропрограмм, а вход и выход переноса подключены соответственно к выходу и входу переноса операционiHpro блока, выход управления ком- ; мутацией и выход Шкрокоманд блока памяти микропрограмм соединены соответственно со входом управления коммутацией блока микропрограмлюого управления и входом регистра микрокоманд , первый, второй, третий и четвертый выходы которого подключены соответственно ко входу дешифрации микроопераций и управляющему входу операционного блрка, а тайже входу разрешения загрузки и входу управления режимом блока микропрограммного уп|завлени я, причемвход данных операционного блока соединен со входом данных микропроцессора, отличающийся тем, что с целью увеличения быстродействия, он содержит блок маскирования кода 0 операции, вход данных которого подключен ко входу данных микропроцесС сора, выход соединен со входом кода операц|(и блока микропрограммного управления , а вход управления маскированием подключен к пятому выходу регистра микрокоманд. INO to C3f5 о:

„„SU„„1012266 . А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Я) С 06. F 15/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCKOMV СВИДЕТЕЛЬСТВУ

l (54) (57) 1. МИКРОПРОЦЕССОР, содержащий блок памяти микропрограмм, регистр микрокоМЬнд,операционный блок и блок микропрограммного управления, адресный выход которого соединен с адресным входом блока памяти микропрограмм, а вход и выход пере- носа подключены соответственно к

:выходу и входу переноса операционiBoro блока, выход уПравления ком(21 ) 3342975/18-24 (22) 28.09.81 (46) 15.04.83, Вюл Р 14 (72) В.И.Акопов, Е.И.Гуревич,Е.В.Малофеев, С.П.Незнамов и Н.В.Обушева .(53) 681.325 (088.8) (56) 1. Патент С@А 9 4010449, кл.6 06 F 15/00, опублик . 1977.

2. Прангйшвили И.В. Микропроцессоры и микро-ЭВМ. M. "Энергия", 1979, с. 69.

3. Каган Б,М., Сташин В.В. Микропроцессоры в цифровых системах. М., "Энергйя", 1979, с. 109 (прототип). мутацией и выход микрокоманд блока памяти микропрограмм соединены соответственно со входом управления коммутацией блока микропрограммного управления и входом регистра микрокоманд, первый, второй, третий и четвертый выходы которого подключены соответственно ко входу дешифрации микроопераций и управляют|ему входу операционного блока, а также входу разрешения загрузки и входу управления режимом блока микропрограммного управления, причем вход данных операционного блока соединен со входом данных микропроцессора, о т л и ч а ю ш и и с я . тем, что .с целью увеличения быстродействия, он содержит блок маскирования кода операции, вход данных которого подключен ко входу данных микропроцессора, выход соединен со входом кода операции блока микропрограммного управления, а вход управления маскированием подключен к пятому выходу регистра микрокоманд.

1012266

2. Микропроцессор по и. 1, о т л и ч а ю шийся тем, что блок

:маскирования кода операции содержит дешифратор и элементы И, первые входы которых соединены со входом данных блока, вторые входы подключены к соответствующим выходам дешифратора, а выходы соединены с выходом блока, при этом вход дешифратора подключен ко входу управления маскированием блока.

3. Микропроцессор по п. 1, о т л и .ч а ю .шийся тем, что блок микропрограммного управления содержит коммутатор адреса, регистр команд, коммутатор состояний, регистр адреса микрокоманд и формирователи адреса микрокоманд, .выходы которых соединены с адресным выходом блока, Изобретение относится к вычислительной технике и может быть использовано в специализированных микро-ЭВМ для летательных аппаратов.

Известны микропроцессоры, постро- 5 енные на одной или нескольких больших интегральных схемах (БИС), использование которых обеспечивает малые габариты и вес аппаратуры P1) и Г2).

Основными недостатками этих микропроцессоров является низкое быстродействие и ограниченные вычислительные возможности, что затрудняет их применение в системах обработки дан15 ных для летательных аппаратов.

Наиболее близким по технической сущности к изобретению является микропроцессор, который состоит из блока памяти микропрограмм,. блока центрального процессора, блока микропрограммного управления и регистра микрокоманд. Этот микропроцессор обладает достатОчно высокой скОРостью обработки информации и гибкостью применения за счет использования в нем микропрограммного управле-. ния 3 .

Однако при реализации в нем универсальной системы команд, что ха. рактерно для бортовых систем обра- 30 ботки данных, из-за,ограниченных возможностей системы адресации микрокоманд происходит усложнение управляющей микропрограммы и соответственно снижается быстродействие. Так, 35 например, для начального обращения к микропрограммам каждой команды используется непосредственная адреа выходы подключены к выходам регистра адреса микрокоманд, входы Которого соединены с выходами коммутатора адреса, первый и второй входы коммутатора состояний подключены соответственно ко входу переноса и входу управления режимом блока, а первый и второй выходы коммутатора состояний соединены соответственно с выходом переноса блока и первым входом коммутатора адреса, второй, третий, четвертый, пятый и шестой входы которого подключены соответственно к выходу регистра команд, входу кода операции, входу разрешения загрузки и входу управления комчутацией блока и выходам регистра адреса микрокоманд, причем вход регистра команд соединен со входом операции блока. сация по коду операции, при этом число разветвлений микропрограмм может быть равно только 4, 16 .и 256. Отсутствие промежуточных значений числа разветвлений приводит к тому, что приходится повторять в некоторых микропрограммах общие части или же вводить дополнительные холостые микрокоманды, осуществляющие переход между отдельными частями микропрограмм. В первом случае увеличивается необходимый объем памяти микропрограмм, или же уменьшается количество реализуемых (при ограничениях на объем памяти) микрокоманд, во втором случае понижается быстродействие по коротким операциям.

Цель изобретения — уменьшение объема управляющей памяти микропрограмм и увеличение быстродействия.

С этой целью в микропроцессор, содержащий блок памяти микропрограмм, регистр микрокоманд, операционный блок и блок микропрограммного управления, адресный выход которого соединен с адресным входом блока памяти микрОпрограмм, а вход и выход переноса подключены соответственно к выходу и входу переноса операционного блока, выход управления комйутацией и выход.микрокоманд блока памяти микропрограмм соединены соответственно со входом управления коммутацией блока микропрограммного управления и входом регистра микрокоманд, первый, второй,.третий и четвертый выходы которого подключены соответственно ко входу дешифрации

1012266 микроопераций и управляющему входу операционного блока, а также входу разрешения загрузки и входу управления режимом блока микропрограммного управления, причем вход данных операционного блока соединен со входом данных Микропроцессора, введен блок маскирования кода операции, вход данных которого подключен ко входу данных микропроцессора, выход соединен со входом кода операции блока микропрограммного управления ! а вход управления маскированием подключен к пятому выходу регистра. микрокоманд. При этом блок маскирования кода операции содержит дешифратор и элементы И, первые входы которых соединены со входом. данных блока, вто-. рые входы подключены к соответствующим выходам дешифратора, а выходы соединены,с. выходом блока, причем вход дешифратора подключен ко входу управления маскированием блока.

Кроме того, блок микропрограммного управления содержит коммутатор адреса, регистр команд, коммутатор состояний, регистр адреса микрокоманд и формирователи адреса микрокоманд, выходы -которых соединены с адресным выходом блока, а входы подключены к выходам регистра адре-. са микрокоманд, входы которого соединены с выходами коммутатора адреса, первый и второй; входы коммутатора состояний подключены соответственно ко входу переноса и входу управления режимом блока, а первый и второй выходы коммутатора состоя ний соединены соответственно с выХодом переноса блока и первым вхо- дом коммутатора адреса, второй, ;третий, четвертый, пятый и шестой входы которого. подключены соответствейно к выходу регистра команд, входу кода операций, входу разрешения загрузки и входу управления коммутацией блока и выходам регистра адреса микрокоманд, причем вход регистра команд соединен со входом кода операции блока.

На фиг. 1 приведена структурная схема предложенного микропроцессора, на фиг. 2 - структурная схема. блока микропрограммного управления, на . фиг. 3 - пример выполнения одной процессорной БИС; на фиг. 4 — функциональная схема коммутатора состояний.

\ Микропроцессор содержит блок 1 . памяти микропрограмм, регистр 2 микрокоманд, операционный блок 3-, блок 4 микропрограммного управления и блок 5 маскировайия кода операции

{фиг, 1)., Адресный выход блока 4 соединен с адресным входом блока 1,вход и выход переноса блока 4 подключены

Операционный блок 3 состоит из нескольких микропроцессорных секций, соединяемых параллельно, например двухразрядных процессорных- элементов К589ИК01. Одна-процессорная БИС содержит выходной регистр 15, накапливающий регистр 16, сумматор 17, входные мультиплексоры 18 и 19, регистровую сверхоперативную память соответственно к выходу и входу переноса блока 3. Выход управления коммутацией и выход микрокоманд блока 1 соединены соответственно со входом

5 управления коммутацией блока 4, входом регистра 2. Первый, второй, третий и четвертый выходы регистра 2 подключены соответственно ко входу дешифрации микроопераций и управляющему входу блока 3, а также вхо10 ду разрешения загрузки и входу управления режимом блока 4. При этом вход данных блока 3 соединен со входом 6 данных микропроцессора, вход данных блока 5 также подключен ко

15 входу 6, выход блока 5 соединен со входом кода операции блока 4; а вход управления маскированием блока

5 подключен к пятому выходу регистра 2. Блок 5 содержит дешифратор 7 и элементы И 8, первые входы которых соединены со входом данных .блока, вторые входы подключены к соответствующим выходам дешифратора 7, а выходы соединены с выходом блака. Вход дешифратора 7.подключен ко входу управления маскированием блока 5.

Блок 4 микропрограммного управления выполнен в виде одной большой интегральной схемы (БИС), например серии K589 (фиг. 2) . Блок 4 содержит коммутатор 9 адреса, регистр 10 команд, в который записываются млад шие четыре разряда кода .операции, коммутатор 11 состояний, регистр 12

З5 адреса микрокоманд л формирователи

13 и 14 адреса микрокоманд. Выходы формирователей 13 и 14 соединены с адресным выходом блока 4; а входы подключены к выходам регистра 12, 40 входы которого соединены с выходами коммутатора 9. Первый и второй входы коммутатора ii подключены соответственно ко входу переноса и входу управления режимом блока 4, а пер45 вый и второй выходы коммутатора 11 соединены соответственно с выходом переноса блока 4 и первым входом коммутатора 9. Второй, третий четР вертый, пятый и шестой входы коммутатора 9 подключены соответственно к выходу регистра 10, входу кода операции, входу разрешения загрузки и входу управления коммутацией блока

4 и выходам регистра 12. Вход регистра 10 сОеДинен со вхОДОм кОДа Опе рации блока 4.

1012266

20 и дешифратор 21 микроопераций

t ôèã. 3).

Коммутатор 11 состояний .содержит входной триггер 22, два хра-. нящих триггера 23 и 24 и два элемента И 25 (фиг.) 4 5 .На входь1 26 и 27 блока 4 (фиг. 2) и далее на коммутатор 9 поступают соответственно управляющие сигналы

УО-У7 из блока 1 и сигналы КО-К7 из .блока 5. На вход 28 и далее на вход коммутатора 9 поступает сигнал загрузки микрокоманды f3M) из регистра 2. Кроме тоГо,. На вход 29 коммутатора 9 с выхода регистра 12 поступают сигналы MO-М7, на вход 30 1« сигналы Ф, С и 2 с выхода коммутатора 11, а на вход 31 — сигналы

РКО-РКЗ с выхода регистра 10. Выход коммутатора 9 MAO-NAS через регистр

12 и формирователи 13 и 14 соединен 20 с выходом 32 блока 4 и адресным входом блока 1. Входы 33 и 34 блока 3 .(фиг. 3) служат для передачи с регистра 2 кода микрооперации соответственно на входы дешифратора 21 и 2« мультиплексора 19. На вход 35 поступает сигнал переноса иэ блока 4, который затем передается в сумматор

17, Сигнал переноса с выхода переноса сумматора 17 поступает на вход

36 блока 3-. Вход 37 блока 3 используется для передачи данных со входа микропроцессора через мультиплексор 18 и сумматор 17. Сумматор 17 выполнен по классической схеме и имеет два многоразрядных входа, соединенных с выходами мультиплексоров 18 и 19, через которые передаются данные со входа 6, из памяти

20 и регистра 16.

I 40

Микропроцессор работает следующим образом.

Микрокоманды, управляющие работой микропроцессора на каждом такте,хранятся в блоке 1 и считываются оттуда.45 на регистр 2. Адресная часть микрокоманды, участвующая в формировании адреса следующей микрокоманды, поступает помимО регистра 2 через вход

26 блока 4 на вход коммутатора 9.

Формирование адреса следующей микро- «0 команды производится коммутатором 9 из семиразрядного входного кода, УО-Уб микрокоманды, адреса текущей микрокоманды МО-М8, поступающей с выхода регистра 12 и кода состояния «« . триггеров коммутатора 11 сигналы(Ф, . С и Vi) . Регистр 2 имеет несколько полей, коды которых задают режим работы блоков микропроцессора. Для .управления блоком 3 испольэуютсй 60 коды с первого и второго выходов регистра 2, которые. поступают соответственйо на вход дешифратора 21 и мультиплексора 19. Код с третьего выХода регистра 2 управляет про- 6« цессом обмена информацией между бло-1 ком 4 и блоком 3 (запись через вход переноса блока 4 в коммутатор 11 сигналов переноса иэ блока 3 и выдача сигналов с выхода коммутатора 11 на вход 35 блока 3). Блок 3 получает информацию со входа б микропроцессора через мультиплексор 18 и производит ее обработку в сумматоре 17. Результаты с выхода регистра 15 выдаются на выход данных блока 3 (не показан). В микропроцессоре используется метод конвейерной обработки информации, поэтому цикл выполнения текущей микрокоманды в блоке 3 совмещается с формированием адреса следующей микрокоманды в блоке 4 и ее выборкой иэ блока 1 Для обращения к началу микропрограммы операции используется код операции КО-К7, поступающий из внешней памяти команд на вход 6 и далее через блок 5 в блок

4. При наличии в микрокоманде сигнала загрузки (ЗМ), поступающего с четвертого выхода регистра 2 через вход 28 блока 4 на вход коммутатора

9, формирование адреса следующей микрокоманды прОизводится только по коду операции. При этом количество разрядов, участвующих в формировании адреса, зависит от кода управления, поступающего с пятого выхода регистра 2 на вход дешифратора 7 блока 5. Так, при наличии сигнала, на первом выходе дешифратора 7 на вход коммутатора 9 блока 4 с элементов 8 блока. 5 поступают только шесть младших разрядов кода операции, а в двух старших устанавливаются принудительно "нули". Прй наличии сигнала на втором выходе дешифратора 7 наоборот, устанавливаются

"нули" в шести младших разрядах кода. операции. Таким образом, появляется возможность разветвления управляющей микропрограммы на двух уровняхна 4 направления и на 64 направления а / что соответствует разветвлению по типу формирования исполнительного адреса и по количеству операций, не превышающих в данном случае 64.

Весь блок маскирования при этом состоит Йсего иэ трех микросхем— одной 133КП5 и двух 1 33ЛИ1. Для управляющего кода блока 5 могут быть использованы свободные кодовые комбинации других полей формата микрокоманды, что освободит от необходимости увеличения длины ячейки памяти и регистра микрокоманд.

Предложенная схема образования разветвлений в комплексе управляющих микропрограмм обладает значительной гибкостью и широкими воэможностями. Так, изменяя число мас кируемых разрядов в двух группах, 1012266

Ябжцо получить разветвления .:на 2 и 128, 4 и 64, 8 и 32, 16 и 16 направлений. изменяя же-число .групп маскируеьых разрядов, можно варьировать уровнями разветвлений, особенйо если-группы сделать. пересекающимися. Для этого требуется доба-вить всего одну-две микросхемы ти- . па 133ЛР1. В этом случае появляется возможность организовать разветвления внутри Микропрограммы на любое число, кратное двум, что позволяет производить объединение общих частей ,различных операций . В результате при,минимальных аппаратурных затратах появляется возможность создания комплекса управляющих микропрограьФГ занимающих минимальный объем памяти и обеспечивающих максимальное быст-.

5. родействие по коротким-операциям.

При этом, объем памяти микропрограмМ, необходимый для .хранения 64 микропрограмм, сокращается по сравнению с прототипом на 56 ячеек, что сос10 тавляет около 10%,всего объема памяти, а;:время выполненкя операциИ сложения уменьшается на .однй-два такта.

1012266 в т

Филиал ППП Патент, г.Ужгород, ул.Проектная,4