Устройство для обработки выражений языков программирования

 

"COO3 СОВЕТСНИХ и INII

РЕСОУБЛИК аа (И) ЗЫ G 06 F 15/20

ГОСУДАРСТВЕННЫЙ НОМИЧ ЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 ) 3338385/18-24 (22 ) 22.09,81 (46 ) 07.05.83. Бюл. 9 17 (72 ) Б.И. Сергеев, A.Ï. Плахтеев. и М.A. Курносов (53 ) 681.325.22(088.8 ) (56 ) 1. Авторское свидетельство СССР

9 583440 . G 06 F l5/20, 1976.

2. Авторское свидетельство СССР

Р 446882, кл. G 06 Р 15/20, 1972.

3. Авторское свидетельство СССР

9. 51971, кл. G 06 F 15/04, 1974 (прототип )o (54 )(57 ) 1.. УСТРОЙСТВО ДЛЯ QSPABOTKH

ВЫРАЖЕНИЙ ЯЗЫКОВ ПРОГРАММИРОВАНИЯ, содержащее первый и второй регистры операндов, формирователь управляющих сигналов, первый выход которого соединен с входом управления считыванием блока стековой памяти,входом синхронизации счетчика операндов, счетный вход которого соединен с втс рым выходом формирователя управляющих сигналов, третий выход которого соединен с входом управления записью блока стековой памяти, инфориационный вход которого соединен с выходом счетчика операндов, вход установки нулевого состояния которого и вход синхронизации регистра вывода.под:,ключены к четвертому выходу.формирователя управляющих сигналов, выход первого регистра операндов подключен к первому входу первого блока выпслиения операций преобразования данных, выход которого соединен с иифор .мационныи входом регистра вывода, .выход которого соединен с выходом устройства, отличающееся тем, что, с целью повыаения его быстродействия, введены элементы задержки, элементы ИЛИ, И, дешифратор, (Ъ- I )) р еeг иmсcтTр оoв оoп еeрpа н д оoв, Й регистров кодов операндов, (Ф-1 ) блоков выполнения операций преобразования данных„.(.i+1 ) элементов ИЛИ сброса регистров операндов, Ф элементов

ИЛИ c5pcica регистров кодов операций, распределитель импульсов и четыре регистра служебных символов, входы синхронизации которых соединены с выходом синхроиизации pacayåäåëèòåëÿ импульсов, информационные вхс@ы первого регистра служебных символов.нодклнчены к информациониоиу зжщу устройства, выход i-m (i 1-3 ) регистра служебных сииволов соединен с информационными входами (1+1 )-го регистра служебных символов и с i-м входом формирователя управляющих сиг.налов, четвертый вход которого соединен с выходом четвертого регистра служебных символов, первый выход . Я формирователя управляющих сигналов через первый элемент задержки соединен с первыми входами первого и вто-: рого элементов ИЛИу ВызИЩ ВтЮДого элемента зацержии соединен с первыми входами элементов И первой н второй а групп, выходы которых соединены соответственно с первыми входаии элементов ИЛИ первой и второй групп, вторые входы элементов ИЛИ первой группы соединены с выходами элементов И третьей .группы, а выходы соединены с первыми входами (1+1) элементов ИЛИ сброса регистров операндов, второй выход формирователя управляющих сигналов через третий элемент задержки соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первыми. входами элементов

И четвертой группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ третьей группы, вторые входы йоследних соединены соответственно с выходаии элементов И пятой группы, первые входы которых, второй вход первого элемента ИЛИ и вход четвертого элемента задержки соединены с пятым выходом формирователя управляющих сигналов, выход четвертого элемента

101679О

% задержки соединен с первыми входами элементов И третьей и шестой групп, выход четвертого элемента задержки через пятый элемент задержки соединен с первыми входами элементов И седьмой группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ четвертой группы, выходы последних соединены соответ ственно с входами синхронизации регистров" кодов операций, информационные входы которых подключены к информационному входу устройства,вход установки нулевого состояния каждого регистра. кодов операций соединен с выходом соответствующего элемента

ИЛИ сброса регистров кодов операций, первый вход которого соединен с выходом элементов ИЛИ второй группы, вторые входы которых соединены соответственно с выходами элементов И шестой группы, второй вход j-ro элемента сброса регистров кодов операций (3 2-1) соединен с выходом (j -1)-ro. элемента ИЛИ сброса регистров кодов операций, второй вход первого элемента ИЛИ сброса регистров кодов операций через шестой элемент задержки соединен с четвертым выходом формирователя управляющих сигналов, шестой выход последнего соединен с первыми входами элементов И восьмой группы, выходы которых соединены соответственно с вторыми вхо.дами элементов ИЛИ четвертой группы, вторые входы элементов И с первой по восьмую групп соединены с выходом дешифратора, вход которого соединен с выходом счетчика операндов, информационный вход которого соединен с выходом блока стековой памяти, седь" мой выход формирователя управляющих сигналов соединен с третьим входом второго элемента ИЛИ, восьмой и девятый выходы формирователя управляющих сигналов являются соответственно выходом синхронизации и выходом ошибки устройства, выход первого элемента ИЛИ соединен с первыми входами трехвходовых элементов И 1 групп вторые входы которых соединены с выходами соответствующих блоков выполнения операций преобразования данных, выходы соединены соответственно с первыми входами элементов ИЛИ пятой группы, вторые входы которых соединены с входом данных устройст.ва, выходы соединены соответственно с информационными вход ми,регистров операндов, входы синхронизации.„кото-,, рых и третьи, входы трехвходовых эле« ментов И 1 групп соединены с -выходами элементов ИЛИ третьей группы, вхо ды установки нулевого состояния регистров операндов соединены с выходами соответствующих элементов ИЛИ сброса регистров операндов, второй вход j-го элемента ИЛИ сброса регист-. ров операндов (1= 2-;;1+1)) соединен с выходом (j-1)-ro элемента ИЛИ, второй вход первого элемента ИЛИ сброса регистров операндов соединен с выходом шестого элемента задержки, выходы (2-1 ) регистров операндов соединены с первыми входами соответствуюцих блоков выполнения операций преобразования данных, второй вход

j-ro блока выполнения операций преобразования данных (j= 1-. (1-1) соединен с выходом (j +1 )-го блока выполнения операций преобразования данных, третьи входы блоков выполнения операций преобразования данных соединены с выходами соответствующих регистров кодов операций, второй вход 1-ro блока выполнения операций преобразования данных соединен с выходом (1 +1 )-ro регистра операндов, четвертые входы блоков выполнения операций преобразования данных соединены соответственно с управляющими выходами распределителя импульсов, первый вход которого соединен с входом синхронизации устройства, второй вход соединен с выходом счетчика операндов, третий и четвертый входы соединены соответственно с пятым и первым выходами формирователя управляющих сигналов, выход установки соединен с входом второго элемента задержки.

2. Устройство по п.1, о т л н ч а ю щ е е с я тем, что распределитель импульсов содержит элементы

И, ИЛИ, задержки, триггер, одновибраторы, счетчик, регистр, дешифратор, блок сравнения, причем вход первого элемента задержки,.первые входы первого и второго элементов И соединены с первым входом распределителя, второй вход которого соединен с информационными входами счетчика и регистра, третий вход распределителя подключен к первому входу элемента ИЛИ, второй вход которого и входы первого и второго одновибраторов соединены с четвертым входом распределителя, выходы элемента ИЛИ и первого элемента задержки соединены соответственно с входами третьего элемента Zi,âûõoä которого через третий одиовибратор подключен к управляющему входу дешифратора, выходы которого являются управляющими выходами распределителя, выход первого одновибратора подключен к первому входу триггера и второму входу второго элемента И, третий вход которого соединен с первым выходом триггера,выход второго,э цемента И подключен к вычитающему входу счетчика, синхронизирующий вход которого и вход второro элемента задержки соединены с вторый выходом триггера, выход второго одновибратора соединен с синхронизирующим входом регистра, выходы счетчика соединены с первой группой 1016790 входов блока сравнения и с информационными входами дешифратора, выходы регистра соединены с второй группой входов блока сравнения, выход блока сравнения соединен с первым входом четвертого элемента И и с вторым вхЬдом триггера, первый .выход которого через третий элемент задержки соединен с вторым входом четвертого эле-. мента И, выход которого является выходом установки распределителя, выход второго элемента задержки соединен с вторым входом первого элемента И, выход которого является выходом синхронизации распределителя.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что формирователь управляющих. сигналов содержит элемент НЕ, шифратор и дешифратор, входы которого являются входами формирователя, а выходы соединены с входами шифратора, выходы которого с первого по седьмой являются с первого по седьмой выходами формирова- . теля, восьмой выход шифратора является выходом синхронизации формирователя, девятый выход шифратора через элемент НЕ соединен с выходом ошибки формирователя.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок выполнения операций преобразования данных содержит сумматор, коммутаторы, узел выполнения логических операций, сдвигатель, регистр суммы, регистр выдачи, регистр микрокоманд, 1

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих операционных системах обработки информации, в частности в системах с .диалоговым режимом раэработки,от-. ладки и выполнения. программ, а также в ЭВМ с языком высокого уровня.

Известен процессор, содержащий арифметико-логический блок„ регистр, дешифратор, блок стековой памяти, блок анализа символов, регистр кода операции, формирователь управляющих сигналов (1 J.

„К недостаткам процессора относятая значительнь1е затрат времени на трансляцйю: с языков высокрго: уровня .на внутренний язык, пре)вйс вяааую вычислениям.

Известен интерпретатор алгоритмического языка, содержащий регистр кодов служебных символов, регистр данньис, регистр операций, счетчик, .дешифратор, формирователь управлявузел памяти микрокоманд и регистр адреса, первый и второй входы которого являются соответственно третьим и четвертым входами блока, выход регистра адреса соедин н с входом узла памяти микрокоманд, выход которого подключен к входу регистра микрокоманд, выходы которого соединены .соответственно с управляющими входами первого коммутатора, сумматора, сдвигателя, регистра сумчы, второго коммутатора, регистра выдачи, узла выполнения логических операций, с третьим входом регистра адреса, первый я второй "входы первого коммута-. тора Йюжявтся..соответственно первым и вторым входами блока, третий вход соединен с первым выходом второго коммутатора, выходы первого коммутатора соединены соответственно с информационными входами сумматора и узла выполнения логических операций, выход которого подключен к первому

-информационному входу второго коммутатора, второй информационный вход ,которого соединен с первым выходом регистра суммы, второй выход второго .коммутатора подключен к информационному входу регистра выдачи, выход которого является выходом блока, выход с.сумматора подключен к информационному входу сдвигателя,-выход которого соединен с информационным входом регистра.суммы, второй выход которого подключен к четвертому входу .регистра адреса.

2 щих символов, арифметико-логический .блок, блок памяти (2 J, Недостатком указанного интерпретатора является большая сложность

5 процесса .интерпретации, а также низкое быстродействие устройства.

Наиболее близким по технической сущности к предлагаемому является устройство для обработки выражений

10. языков программирбвания, содержащее вход кодов служебных символов, вход синхронизации, вход данных, первый . и второй регистры операндов, формирователь управляющих, сигналов, первый выход которого соединен.с входом управления считыванием блока стековой памяти, входом синхронизации счетчика операндов, счетный вход которого .соединей с вторы 4.выходом формирователя управляющих сигналов, третий @ выход которого соединен с входом управления scLIIHcblo блока стековой памяти, информационный вход которого соединен q выходом счетчика операн1016790

0

25 регистра вывода подключены к четвертому выходу формирователя управляющих сигналов, выход первого регистра операндов подключен к первому входу первого блока выпблнения и операций преобРазования данных, выход котоРого соединен с информационным входом регистра вывода, выход которого соединен с выходом устройства, введены элеэлементы задержки, элементы ИЛИ„ И, дешифратор, (1- 1) регистров операндов, 1 регистров кодов операндов, 60 (1-1) блоков выполнения операций преобразования данных, (1+1 ) элементов ИЛИ сброса регистров операндов, 1 элементов ИЛИ сброса регистров кодов операций, распределитель им дов, вход установки нулевого состояния которого с входом установки нулевого состояния указателя блока стековой памяти и входом синхронизации выходного регистра подключены к четвертому выходу формирователя управляющих сигналовр выход первого регистра операндов подключен к первому входу арифметико-логического блока, выход которого соединен с информационными входами выходного регистра, выход которого соединен с выходом данных 3 j.

Недостатком известного устройства является низкая скорость обработки арифметико-логических выражений, поскольку в нем выражения предварительно преобразуются в польскую инверсную запись (ПОЛИЗ) и только после этого вычисляются. Система имеет низкую скорость трансляции программ, так как основные ее элементы и связи между ними выполнены программно в виде инструкций. Трансляция осуществляется методом ПОЛИЗа, основанного на прямом просмотре формулы исходного текста программы, вычислений промежуточных результатов, загрузки формулы в стек в инверсном ее представлении с последующей выгрузкой формулы из стека и вычислении результата.

По этому методу в стек загружается .вся формула вместе с операциями.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, .что в устройство, содержащее первый и второй регистры операндов, формирователь управляющих сигналов, первый выход которого соединен с входом управления считыванием блока стековой памяти, входом синхронизации счетчи- 40 ка оперантов, счетный вход которого соединен с вторым выходом формирователя управляющих сигналов, третий выход которого соединен с входом управления записью блока стековой 45 памяти, информационный вход которого соединен с выходом счетчика операндов, вход установки нулевого состоя.ния которого и вход синхронизации пульсов и четыре регистра служебных символов,-входы синхронизации которых соединены с выходом синхронизации распределителя импульсов, информационные входы первого регистра служебных символов подключены к информационному входу устройства, выход

i-го (i - =1-3 ) регистра служебных символов соединен с информационными входами (i+1)-ro регистра служебных символов и i-и входом формирователя управляющих сигналов, четвертый вход которого соединен с выходом четвертого регистра служебных символов, первый выход формирователя управляющих сигналов через первый элемент задержки соединен с первыми входами первого и второго элементов

ИЛИ, выход второго элемента задержки. соединен с первыми входами элементов

И первой и второй групп, выходы которых соединены соответственно с первыми входами элементов ИЛИ первой и второй групп, вторые входы элементов ИЛИ первой группы соединены с выходами элементов И третьей группы, а.выходы соединены с первыми входами (1+1) элементов ИЛИ сброса регистров операндов, второй выход формирователя управляющих сигналов через третий элемент задержки соединен с вторым входом второго элемента

ИЛИ, выход которого соединен с первыми входами элементов И четвертой группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ третьей группы, вторые входы последних соединены соответственно с выходами элементов И пятой группы, первые входы которых, второй вход первого элемента ИЛИ и вход четвертого элемента задержки соединены с пятым выходом формирователя управляющих сигналов, выход четвертого элемента задержки соединен с первыми входами элементов И третьей и шестой групп, выход четвертого элемента задержки через пятый элемент задержки соединен с первыми входами элементов И седьмой группы, выходы которых соединены соответственно с первыми входайи элементов ИЛИ четвертой группы, выходы последних соединены соответственно с входами синхронизации регистров кодов операций, информационные входы которых подключены к информационному входу устройства, вход установки нулевого состояния каждого регистра кодов. операций соединен с выходом соответствующего элемента ИЛИ сброса регистров кодов операций, первый вход которого соединен с выходом элементов ИЛИ вто-: рой группы, вторые входы которых соединены соответственно с выходами элементов И . шестой группы, второй вход j-го элемента сброса регистров кодов операций

1016790 (j = 2 -:1) соединен с выходом (j 1)-го элемента ИЛИ сброса регистров кодов операций, второй вход первого элемен.; та ИЛИ сброса регистров кодов операций через шестой элемент задержки соединен с четвертым выходом формиро- вателя управляющих сигналов, шестой выход последнего соединен с первыми входами элементов И восьмой группы, выходы. которых соединены соответственно с вторыми входами элементов 10

ИЛИ четвертой группы, вторые входы элементов И с первои по восьмую группу соединены с выходом дешифра.тора, вход которого соединен с выходом счетчика операндог., информационный вход которого соединен с выходом блока стековой памяти, седьмой выход формирователя управляющих сигналов соединен с третьим входом второго элемента ИЛИ, восьмой и девятый выходы формирователя управляющих сигналов являются соответствейно выходом синхронизации и выходом ошибки устройства, выход первого элемента ИЛИ соединен с первыми входами трехвходо-2> вых элементов И 1 .групп, вторые входы которых соединены.с- выходами соот- . ветствующих блоков выполнения операций преобразован я данных, выходы соединены соответственно с первыьж входами элементов ИЛИ пятой группы, вторые входы которых соединены с входом данных устройства, выходы соединены соответственно с информационными входами регистров операндов, входы синхронизации которых и третьи З5 входы трехвходовых элементов И 1 групп соединены с выходами элементов ИЛИ третьей группы, входы установки ну-левого состояния регистров операндов соединены с выходами соответствую- 40 щих элементов ИЛИ.сброоа регистров операндов, второй вход j-го элемента ИЛИ сброса регистров операндов . (3 - 2-:(1+1 )) соединен с выходом (j-1)-ro элемента .ИЛИ, второй вход 4g. первого элемента ИЛИ сброса регистров операндов соединен с выходом шестого. элемента задержки, выходи (2-1 ) регйстров операндов соединены с первыми входаМи соответствующих блоков выполнения операций преобразования данных, второй вход j-го блока выполнения операций преобразования данных (j l-:(1-1)) соединен с выходом (j +1 )-го блока выполнения операций преобразования данных, третьи входи блоков выполнения операций преобразования данных соединены с выходами. соответствующих регистров кодов операций, :второй вход

1-го блока выполнения операций .пре- " 60 образования данных соединен с выходом (1+1 ) -го регистра операндов,четвертые входи блоков выполнения операций преобразования данных соединены соответственно с управляющими вы- з5 ходами распределителя импульсов, первый вход которого соединен с входом синхронизации устройства,второй вход соединен с выходом счетчика операндов, третий и четвертый входы соединены соответственно с пятым и первым выходами формирователя управляющих сигналов, выход установки соединен с входом второго элемен- та задержки.

Распределитель импульсов в устройстве содержит элементы И, ИЛИ, задержки, триггер, одновибраторы, счетчик, регистр, дешифратор, блок сравнения, причем вход первого элемента задержки, первые входы перво-.

ro -и второго элементов И соединены с первым входоМ распределителя, второй вход которого соединен с информационными входами счетчика и регистра, третий вход распределителя подключен к первому входу элемента ИЛИ, второй вход которого и входы первого и второго одновнбраторов соединены с четвертым входом распределителя, выходы элемента ИЛИ и первого элемента задержки соединены соответственно с входами третьего элемента И, выход которого через третий одновибратор подключен к управляющему входу дешифратора, выходы которого являются управляющими выходами распределителя, выход первого одновибратора подподключен к первому входу триггерай второму входу второго эЛемента И, третий вход которого соединен с первым выходом триггера, выход второго элемента И подключен к вычитающему входу счетчика, синхронизируниций вход которого и вход второго элемента задержки соединены с вторым. выходом триггера, выход второго од- новибратора -соединен с синхронизирующим входом регистра, выходы счетчика соединены с первой группой входов блока сравнения и с информационными входами дешифратора, выходы регистра соединены с второй группой входов блока сравнения, ьыход блока сравнения соедийен с первым входом четвертого элемента И и с вторым входом триггеца, первый выход которого через третий элемент задержки соединен с

BTopEiN входом четвертого элемента И, выход которого является выходом установки распределителя, выход второго элемента задержки, соединен с вторым входом первого элемента И,выход которого является выходом синхронизации распределителя.

Формирователь управляющих сигналов содержит элемент НЕ, шифра-. тор и дешифратар» входи которого являются входами-формирователя, а выходи соединены с входами шифратора, выходы которого с первого по седьмой являются с первого по седьмой выходамн формирователя, восьмой вы1016790!

О ход шифратора является выходом синхронизации формирователя, девятый выход шифратора через элемент НЕ соединен с выходом ошибки формирователя.

Блок выполнения операций преобра- 5 зования данных содержит сумматор, коммутаторы, узел выполнения логических операций, сдвигатель, регистр суммы, регистр выдачи, регистр микрокоманд, узел памяти микрокоманд, и регистр адреса, первый и второй входы которого являются .соответственно третьим и четвертым входами блока, выход регистра адреса соединен с входом узла памяти микрокоманд, g выход которого подключен к входу регистра микрокоманд, выходы которого соединены соответственно с управляющими входами первого коммутатора,сумматора, сдвигателя, регистры суммы, второго коммутатора, регистра выдачи, .узла выполнения логических операций и с третьим входом регистра адреса, первый и второй входы первого коммутатора являются соответственно первым и вторым входами блока, третий вход соединен с первым вывыходом второго коммутатора, выходы первого коммутатора соединены соответственно с информационными входами сумматора и узла выполнения логических операций, выход которого подключен к первому информационному входу второго коммутатора, второй информационный вход которого соединен с первым выходом регистра суммы, второй 35 выход второго коммутатора подключен к информационному входу регистра выдачи, выход которого является выходом блока, выход сумматора подключен к информационному входу сдвигателя, 4Q выход которого соединен с информационным входом регистра суммы, второй. выход которого подключен к четвертому входу регистра адреса.

На фиг. 1 и 2 изображена функциональная схема устройства; на фиг.3 —функциональная схема- распределителя иытульсов; на фиг. 4 - функциональная схема формирователя управляющих сигналов; на фиг. 5 — функциональная схема блока выполнения операций преобразования данных.

На чертеже обозначены информационный вход 1 устройства; распределитель 2 импульсов с входом 2 „ синхронизации и выходами 2 -2 +„,регистры

3 -3 служебных символов; формирователь 4 управляющих сигналов с выходами 4. -4, элементы ИЛИ 5 и 6; группы элементов И 7 и 8; группы элементов ИЛИ 9 и 10; вход 11 данных, 60 группы элементов И 12 -12О, элементы

ИЛИ 13„-13 „;регистры 14 -14 +„операндов, блоки выполнения операций преобразования данных (БВО) 15„-15<, регистр 16 вывода; выход 17 данных; 65 элементы 18 — 20 задержки; группы элементов И 21 и 22; группа элемен«тов ИЛИ 23; элемент 24 задержки; счетчик 25 операндов с выходом 25 дешифратор 26; группы элементов И 27 и 28; группа элементов ИЛИ 29; элемент 30 задержки; группы элементов

И 31 и 32; группа элементов ИЛИ 33; блок 34 стековой памяти, включающий элементы 35 и 36 задержки; реверсивный счетчик 37, дешифратор 38, узел

39 памяти; элемент 40 задержки;элементы ИЛИ 41 -41Р,- регистры 42„-42О кодов операцйй; элемент ИЛИ 43; элемент 44 задержки; элемент И 45; одновибратор 46; дешифратор 47; одновибраторы 48 и 49; элемент И 50; вычитающий счетчик 51; регистр 52;блок

53 сравнения; триггер 54; элемент

55 задержки; элемент И 56; элемент

57 задержки; элемент И 58; дешифратор 59 с выходами 59 „-59, шифратор

60; элемент HE 60,микропрограммный автомат 61 управления, включающий регистр 62 адреса, узел 63 памяти микропрограмм, регистр 64 микрокоманд с выходами 64 -64, коммутатор

65 с выходами 65 „ 65>,. сумматор

66; сдвигатель 67 с. элементами

И 67 -67 и элементом ИЛИ 67 ;регистр 68 суммы; узел логических операций 69 с элементами 69„-69,„; коммутатор 70; комь-мутатор 71, включающий группу элементов И 71 „-71 и группу элементов ИЛИ 71 ; регистр 72 выдачи.

В блоке 34 стековой памяти по сигналу с выхода 4 проходит обнуление реверсивного счетчика 37. Сигнал с выхода 48, поступающий на вход счетчика 37, увеличивает его состояние на единицу и через элемент 36 задержки поступает на вход управления записью узла 39 памяти и осуществляет запись состояния счетчика 25 операндов и в узел 39 памяти по адресу, определяемому состоянием счетчика 37. Адрес формируется дешифратором 38 и поступает на адресный вход узла 39 памяти. Сигнал с выхода 4, поступающий на вход управления считыванием узла 39 памяти, вызывает считывание информации из узла 39 памяти по адресу, поступающему с выхода дешифратора 38 и определяемому состоянием счетчика 37.Считанная информация поступает на информационный вход счетчика 25 операндов по сигналу с выхода 42 . После считывания из узла 39 памяти сигнал с выхода 4 через элемент 35 задержки поступает на вычитающий вход счетчика. 37, уменьшает его состояние на единицу.

В исходном состоянии триггер 54 распределителя импульсов находится в нулевом состоянии, разрешая прохождение синхронизирующих импульсов с

1016790

9 п/и

Служебные символы

Р п/и

23 f 313f

ООС»

° °

24 3 3Х

25 333 f

26 1 1 Tt ft

27 31fП

28 fлft

29 Е СС

30 t3lf t

31 KCt(.

32 3i3ft

33.: )ftt .34 31 И

35 7I f 3i

2»Yj W»

3 3i 69

4: f Я. %

5 Z3)» б 333»

7 39 »

8 00» У1

9 О» У У

10 fyf 7

11 ЫС>

12 У У

13 f СС3f

Запись (Ст встек

На шине 4 "1"

1

RG. 71

i (Ст 1 (Ст)+1;

RG! . БВ@„;ВС,: Щ,".

:= О; ВС; - f.

36 )КИ

37 Jt f 3i3

14 f7if Я

15 ГСE3

1Ст): = Ч„; йС Ввц„. RG!: = Р6 !;= О

i+q . 1. входа 2 на выход через элемент

И 56. На входах 4„ и 4 нулевые сиг налы. В счетчик 51 переписывается состояние счетчика 25 по связи 25„.

Запись этого состояния в регистр 52 блокирована.

При поступлении сигнала на вход 4 3 и окончании переходных процессов на выходе элемента И 45.появляется положительный перепад напряжения,по 10 которому одновибратор 46 вырабатывает импульс, разрешающий формирование дешифратором 47 импульса запуска блока, номер которого .(номер выхода дешифратора с единичным. сигналом) 15 определяется .состоянием счетчика 51.

Состояние счетчика при этом не меняется.

При поступлении сигнала на -вход

4 аналогично формируется сигнал на одном и выходов дешифратора.47.Одновременно одновибратор 48 выдает импульс, блокирующий изменение состояния счетчика 51 в текущем такте и устанавливающий в единичное состояние триггер 54. Благодаря задержке

55 синхронизирующий импульс с входа

2 полностью поступает на выход че1 рез элемент И 56. Затем элемент 49выдает импульс (после считывания кода и записи его в счетчик 25), разрешающий запись кода с входа 25., в регистр 52. B каждом последующем такте состояние счетчика 51 уменьшается на единицу и формируется-имВыполняемые операции

Rc:.= Бве0; вс!= всЪ о

34 пульс йа соответствующем выходе дешифратора 47. При совпадении состояний счетчика 51 и регистра 52 на выходе блока 53 сравнения появляется единичный сигнал, устанавливающий триггер 54 в нулевое состояние.Это влечет за собой разрешение поступления последующих синхронизирующих импульсов на выход.

После формирования необходимого числа синхронизирующих импульсов по сигналу 4 единичный сигнал с выхода блока 53 сравнения препятствует формированию этого сигнала в момент поступления кода 42, когда в регистр 52 еще не записано состояние счетчика 25, а триггер 54 уже установлен в единичное состояние.

Сигнал с выхода синхронизации распределителя 2 импульсов может быть использовай внешними схемами (не рассмотрены) для подготовки очередного кода служебного символа после записи очередного кода в регистр 3„.

1(оды служебных символов с регистров 3„-34 служебных символов посту"пают йа входы дешифратора 59 формирователя 4, на одном из ere выходов

59„-59 формируется единичный сигнал (уйитарный код), если комбинация кодов .служебных символов на входе соответствует одной из разрешенных (табл. 1). Унитарный код, поступая на вход шифратора 60, вызывает формирование унитарного кода на его выходах 4.,-4.8(табл. 2). таблица 1

Служебные Выполняемке операции символы

1016790

Продолжение табл. 1

16 Ttjf и

17 g 1ГМ

18 3 Е Е33

19 )) fbi

20 +У 1 Jl f

21 f Глf

22 ССЛ f

38 f Tf)3

39 МЛ)

40 Ti J)g

41 1331

И

ВС ° .= f

Таблица 2

"3

RG ° ; = 0

1-!

RG!

1- 1

35, 36

37,38,39,40,41

Бвс — ь R 61+1=

RG"!

RG-: = 7f

9, 10

4з

11,12,13,14,15, 16,17,18,19

3 (С 3+ 1 3 RG; (Ст ):

1,2,3,4,5,6,7

RG °

20, 21, 22, 23,,24, 25

26,27,28,29,30,31, 32,33,34

Запись (Ст1 в стек

1, 41

Единичный сигнал на выходе 49, формируется в случае запрещенной . комбинации на входах дещифратора 59 (в этом случае на выходах 591-594 нулевой код).

При поступлении единичного сигнала 2 в блоки 15 осуществляется при1 ем кода операции с соответствующего регистра 42 кода операции в регистр

62 адреса и запуск микропрограммного автомата 61 управления. Микрокоманды, считываемые.из узла 63 в регистр 64 микрокоманд, имеют семь управляющих полей. Код на выходе

64 управляет подачей операндов и промежуточных результатов на входы сумматора 66 и узла 69 логических операций.

Код 64 управляет работой сумматора при реализации арифметических

"1"

1.

6 в 34.

RG" = RG : = 0 операций, (сложения, вычитания, умножения, деления и др. ).

Для реализации сложных арифметических операций по интерационным алгоритмам используется сдвигатель

67, осуществляющий передачу кода без сдвига с выхода сумматора 66 через .элементы 671 и элемент ИЛИ 67+ на вход регистра 68 суммы или передачу

° с со сдвигом вправо через элементы

И 672, ИЛИ 67 или со сдвигом влево через элементы И 67>, ИЛИ 67, под действием соответствующего управляющего кода с выхода 64>.

60 Прием промежуточного кода с выхода сдвигателя 67 в регистр 68 суммы .осуществляется под действием управляющего кода с выхода 64+ °

Управляющий код с выхода 64

65 управляет коммутатором 71, который

1016790 у =ач.Ьл(слд(+) 6);

3 произвоцит передачу окончательного результата с выхода регйстра суммы или узла 69 логических операций на выход или осуществляет передачу кода промежуточного результата арифметических операций с выхода регист- 5 ра 68 суммы на вход коммутатора 65.

Управляющий код с выхода 64 управляет коммутатором 70, который осуществляет передачу результата логической операции с выходов эле- 10 ментов 69„-69„(коды операндов поступают ка все элементы одновременно ) на коммутатор 71.

Код адреса следующий микрокоманды с выхода 64г поступает на вход регистра 62 .адреса и управляет ходом выгголкения микропрограммы операции.

Сигналы переполнения, знака и др., поступающие с регистра 68 суммы на вход регистра 62 адреса, используются для проверки логических условий и ветвлений в микропрограммах.

После выполнения микропрограммы операции над заданными операндами результат через коммутатор 71 запи сывается в регистр 72 и микропрограммный автомат 61 управления переходит в режим ожидания до поступления очередного управляющего сигнала на вход.

Основой языка программирования предлагаемого устройства являются элементарные записи; которые в определениях языка Бэкуса записываются следующим образом: 35 (запись ):: = у1 < выражение ) (, выражение >::= < операнд > (выражение >:: = ((выражение>)

<выражение > ft <операнд > ((выражение > )Х (выражение >, где у. — признак приемника результата вычисления выражения;

f — операция из мкожества вы1 полняемых.

Скобки предназначены для изменения порядка вычислений (выделения участков выражения с более высоким уровнем ) ..

При этом под уровнем выражения понимается1 часть арифметико-логического выражения, заключенная между открывающей и соответствующ1ей ей закрывающей скобками одной степени вложенности.

Под степенью вложенности -понимается .число, указывающее количество открытых скобок в последовательнос- 60 ти открывающих и закрывающих скобок.. При нулевой степени вложенности . скобки отсутствуют.

Обработка очередного уровня может прерываться появлением старшего по 65 степени вложенного уровня. При этом результат обработки прерванного и незавершенного уровня запоминается в регистре операндов данного уровня.

Обеспечивается коммутация цепей для запоминания промежуточных результатов прерывающего (старшего ) уровня на регистры операндов старшего уровня. По завершении обработки высшего уровня осуществляется переход на обработку низшего уровня (прерванного ) с соответствующей перецачей результата вычислений высшего уровня в качестве операнда для .низшего уровня и так далее, пока не закончится обработка всего выражения, что определяется поступлением соответствующих кодов служебных символов.Элементарные записи объединяются в последовательность записей:

< последовательность записей >;;=

< запись >

< последовательность записей >:: =

= <последовательность записей >

< запись>

Символ» указывает на окончание очередной записи и на начало следующей.

В результате анализа данного символа устройство подготавливается к началу Обработки очередного выражения.

Например, выражения

"„=«(Ь-сИ+И); у = а+Ь-cx(d 9); будут представлены следующим образом:

Д 2(4. ) 1 ) 2 1 2 (4

»У 7>if

3 5 8 где У вЂ” служебный символ, указывающий данные; операция "+" (сложение ариф1 метическое );

f - операция "-". (вычитание);

f — операция "х" (умножение

3 арифметическое ); — операция "/" (деление); операция "v" (сложение лоЫ гическое-дизъюнкция)„ — операция "Л" (умножение

Ь логическое-конъюнкция )

Š— вычитание "9" (сложение по

-модулю два — ИСКЛЮЧАЮЩЕЕ

ИЛИ);

f — операция "hg" (коньюнкция

8 с предварительной инверсией второго операнда);

Записанные подобным образом арифметико-логические выражения кодируются поэначно и вводятся в блок памяти (не показан ).

Разрешенные комбинации служебных символов сведены в табл. 1, где

16

1016790

45 (Ст j — состояние счетчика операндов

25, i= <Ст); Ч3+ — код на выходе бло ка стековой памяти 34; Y34 — состояние указателя стека; 1 — код операции.

Соответствие комбинаций управляю- 5 щих сигналов на выходах 4„-4 9 формирователя 4 управляющих символов представлено в табл. 2. С -комбинации, не соответствующие разрешенным комбинациям 1,41. Операнды, соответ- )0 ствующие служебным символам, заносятся в блок памяти операндов (не показан) ..

Коды служебных символов из внешней памяти поступают на вход 1 устройства.

Сигнал синхронизации, поступающий на вход 2 устройства и далее на входы синхронизации регистров 3„-3 с выхода распределителя 2, вызывает сдвиг кодов служебных символов в регистрах служебных символов 31-3 в результате чего состояние регйстра 32 перезаписывается в регистр 3, состояние регистра 3 переписывается в регистр 3 и код служебного символа с входа 1 записывается в регистр 31.

На входы формирователя управляющих сигналов 4 поступает комбинация четырех кодов служебных символов с выходов регистров 3 — 3 . При этом на одном из выходов 4 „- 4 форми-рователя 4 управляющих сигналов появляется единичный сигнал.

Сигнал с выхода 4Е приводит к 35 обнулению счетчиков 25 и 37, приему информации (результатов вычислений предшествующей записи ) с выхода блока 15 в регистр 16, а через элемент задержки 40 вызывает обнуление 40 регистров 14 „-14 + операндов и регистров 42 -42 кодов операций (осуществляется подготовка схемы к началу обработки новой элементарной записи ).

Сигнал с выхода 4 является синхронизирующим сигналом, по которому внешние схемы фиксируют прием результата вычисляемой элементарнои записи.

Сигнал с выхода 4З через элемент

ИЛИ 6 разрешает прохождение сигнала с выхода .деыифратора 26 через группу элементов И 7, группу элементов

ИЛИ 9 на вход синхронизации регистра 14 операндов, вызывая прием операнда с входа 11 данных через группу элементов ИЛИ 10.

Сигнал с выхода 4 вызывает увеличение состояния счетчика 25 на единицу и, следовательно, изменение кода на выходе дешифратора 26, далее 60 через элемент 24 задержки, элемент

ИЛИ 6 разрешает прохождение сигнала о одного из выходов деыифратора 26 через группу элементов И 7, группу элементов ИЛИ 9 на вход .синхрониза- 65 ции регистра 14 операндов, разреыая прием операнда с входа 11 данных через группу элементов ИЛИ 10. . Сигнал с выхода 4 резрешаст прохождение сигнала с одного из выходов дешифратора 26 через группу элементов И 32 и группу элементов

ИЛИ 33 на вход синхронизации соответствующего регистра 42; кодов операций, вызывая прием кода операции с входа 1.

Сигнал с выхода 4> вызывает запись кода состояния с выхода 25 1 счетчика 25 в блок 34 стековой памяти.

Под воздействием сигнала 4„ распределитель 2 импульсов формирует сигнал запуска 1-го блока 15 на выполнение операции. Номер блока определяется состоянием счетчика 25 (кодом на выходе 25,). Прохождение импульсов синхронизации на входы синхронизации регистров 3„-3+ не блокируется.

Одновременно сигнал с ьыхода 4 через элемент ИЛИ 5 поступает на вход групп элементов И 12,-12Р, а также разрешает прохождение сигнала с i-ro выхода деыифратора 26 через группу элементов И 8, группу элементов ИЛИ 9 на вход группы элементов И 12; „вход синхронизации регистра 14; „операндов (это достигается монтажным сдвигом выходных сигналов деыифратора 26 на один разряд при передаче их через группу элементов И 8 на вход группы элементов ИЛИ 9 ), разрешая прохождение кода промежуточного результата с выхода блока 15;,через группу элементов И 12;, группу элементов

ИЛИ 10. На йн<Ьормационные входы регистра 14; „операндов, далее после выполнения операции, сигнал с выхода

4 через элемент 20 задерх..ки разрешает прохождение сигнала с i-ro выхода дешифратора 26 через группу элементов И 21, группу элементов ИЛИ 23, элемент ИЛИ 13 на вход установки в

"0" регистра 14 операндов, и далее распределение его через элементы ИЛИ

13 -13,„на асинхронные входы уста1+ < новки в "0" регистров 14. -14 Доперан)+.< (+.<. дов (осуществляется выборочное обнуление регистров 14.,-, 14 +„операндов), а также данный сигйал разрешает прохождение сигнала c i-го выхода деиифратора 26 через группы элементов

И 28, элементов ИЛИ 29, через элемент ИЛИ 41; „(это достигается монтажным сдвигом подобно описанному выше) на вход установки в "0" регистра 42; 1 кодов операций и далее распространение его через соответствующие элементы ИЛИ 41;-41 на входы установки в "0" регистров 42;-42О кодов операций (осуществляется выборочное обнуление регистров кодов операций 42; q-42 ), далее сигнал с выхода 4 через элемент 30 задерж1 ки разрешает прохождение сигнала с!

1016790

i-го выхода дешифратора 26 через группы элементов И 31, элементов

ИЛИ 33 на вход синхронизации регистра 42; кодов операций (это дос-тигается монтажным сдвигом сигнала с i-ro выхода дешифратора 26 на один 5 разряд при прохождении через группу элементов И 31 на вход группы элементов ИЛИ 33), вызывая установку в регистре 42 кодов операций кода операции с входа 1 устройства. 10

Поступая на вход распределителя импульсов, сигнал 42 блокирует прием служебных символов и вызывает формирование серии последовательных сигналов, поочередно запускающих 15 блоки 15, где 1 — код, считываемый по этому сигналу с блока 34 стековой памяти в счетчик 25. После выдачи этих импульсов на выходе распределителя.импульсов. формируется сигнал и разрешается прохождение .последующих илатульсов с входа 2„ на выход синхронизации.

Одновременно сигнал с выхода 4 вызывает считывание кода из вершины блока 34 стековой памяти и занесение его в счетчик 25 операндов, далее через элемент 13 задержки, элемент

ИЛИ б разрешает прохождение сигнала с выхода дешифратора 26 через группы элемейтов И 7,. элементов ИЛИ 9 на

30 вход синхронизации регистра 14; операндов и одновременно на вход группы элементов И 12„-12е, разрешая прохождение кода йромежуточного результата с выхода блока 15;, через группыЗ5 элементов И 12 и элементов ИЛИ 10, на информационные -входы регистра 14 операндов. Далее (после завершения операций и записи результата ) сигнал с выхода распределителя импуль- 40 сов через элемент 19 задержки разрешает прохождение сигнала с i-ro выхода дешифратора 26 через группы элементов И 22 и элементов ИЛИ 23 через элемент ИЛИ 13;+„(это достигается монтажным сдвигом сигнала с

i-го выхода дешифратора 26 на один разряд .при прохождении через группы элементов И 22 на вход группы элементов ИЛИ 23) на вход установки в "0" регистра 14 операндов и дан1 лее распространение его через элементы ИЛИ 13- -13 + на входы установки в "0" регистров 14. -14 „операндов (осуществляется выоорочное обнуление регистров 14 -14<, îïåðàíäoâ), 55 а также данный сигнал разрешает прохождение сигнала с i-ro выхода дешифратора 26 через группы элементов

И 27 и элементов ИЛИ 29, элемент

ИЛИ 41 на вход установки в "0" 60

1 регистра 42; кодов операций и далее распространение его через элементы

ИЛИ 41 -41 на входы установки в

"0" регистров 42. -42е кодов опера и

Ь1 ций (осуществляется выборочное обну- 65 ление регистров 42 -42 кодов опее раций ).

Сигнал с выхода 49 является символом семантической ошибки во входном выражении.

Работу устройства будем рассматривать по циклам. При этом под циклом будем понимать последовательность действий, выполненных между последовательными приемами кодов служебных символов.

При приеме кодов служебных сим- волов, вызьваюцих формирование сигналов на выходах 4„,4 >- 4 9 цикл содер- . жит один такт (длительность такта рассчитана на длительность выполнения самой длинной операции). Если принятый служебный символ вызывает формирование сигнала на выходе 4, под воздействием которого распределитель 2 импульсов блокирует прием кодов служебных символов на время выполнения операций двумя соседними блоками; то цикл содержит два такта.

Рассмотрим работу устройства на следующем примере.

Пусть на вход 1 устройства поступает элементарная запись

«у 7i +(3r )cJr ) Я +{{{Я +Я Jl )» ц х.3 -Tl )x хф +Л ))«

Общим в процессе функционирования является то, что в начале каждого цикла на вход синхронизации регистров служебных символов поступает единичный сигнал с выхода .распределителя 2 импульсов, а на информационные входы данных регистров поступает код служебного символа, в результата чего в регистрах служебных символов осуществляется сдвиг кодов о код нового служебного символа заносится в.первый регистр. Далее формирователь управляющих сигйалов формирует единичный сигнал на одном из своих выходов. При рассмотрении примера будем опускать этот начальный этан каждого цикла и начинать с момента появления единичного сигнала на одном из выходов формирователя управляющих сигналов.

Первый цикл. Но сигналу с выхода

4 происходит обнуление счетчика операндов 25, реверсивного счетчика 37 и прием результата вычисления предыдущего выражения в регистр 16 (это значение сохраняется в нем до момента получения результата данного выражения и прихода следующего); обнуление регистров 14>-14 операндов и,регистров 42 -42 кодов операций. з

Второй цикл. Формируется сигнал на выходе 4, по которому внешними схемами (на фиг. 1 не показаны) фик5 сируется приемник результата вычисляемого выражения.

Двадцать пятый цикл. По сигналу с выхода 4 происходит прием -в регистр 14 операндов операнда лз, по45 стУпившего на вход 11.

Двадцать шестой цикл. По сигналу с выхода 4„, происходит вычисление и прием в регистр 14 > операндов результата промежуточных вычислений

1(1 = о(» Л< х Òl ); выборочный сброс в "0" регистров 14> и 144 операндов регистров 42 и 423 кодов операций; прием в регистр 422 кодов операций кода операции

Двадцать седьмой цикл. По сигналу с выхода 4 происходит прием в реЭ гистр 14З операндов операнда „ поступивйего на вход 11.

Двадцать восьмой цикл. По сигналу с выхода 42 происходит запись

60 в счетчик 25 кода нз вершины блока

34 стековой памяти, вычисление и прием в регистр 14 2 операндов ре. зультата промежуточных вычислений р(р = 1 - У ); выборочный сброс в

"0" регистров 14 у и 144 операндов

Третий цикл. По сигналу с выхода

4> осуществляется прием в регистр 14 операнда л, поступившего на вход 11

Четвертый цикл. По сигналу с выхода 4 происходит прием в регистр

42„кодов операций кода операции "+".

Пятый цикл. По сигналу с выхода

4g производится запись в блок 34 стековой памяти кода состояния счетчика 25.

Шестой цикл. По сигналу с выхода

4+ происходит увеличение состояния счетчика 25 на единицу; прием в регистр 14 2 операндов операнда и поступившего на вход 11.

Седьмой цикл. По сигналу с выхода

4 происходит прием в регистр 422 кодов операций кода операции "х".

Восьмой цикл. По сигналу с выхода

44 происходит увеличение состояния счетчика 25 на единицу, прием в регистр 14 операндов операнда 71З, поступившего на вход 11.

Девятый цикл. По сигналу с выхода

4 происходит запись в счетчик 25 кода иэ вершины блока 34 стековой памяти; вычисление и прием в регистр

141 Операндов результата промежуточных вычислений ((с 7i, + (Ь ль))1 после выполнения укаэанных операций выборочный сброс„в "0" регистров

142-144. операндов, регистров 42„-423 кодов операций.

Десятый цикл. По сигналу с выхода 4+ происходит прием в регистр

42 1 кодов операций кода операции

Одиннадцатый цикл. По сигналу с выхода.4 происходит увеличение состояния счетчика 25 на единицуу прием в регистр 142 операндов опер аида J7<

Двенадцатый цикл. По сигналу с выхода 4 происходит вычисление и прием в регистр 14 операндов результата промежуточных вычислений

Ь(Ь = oL - i ) выборочный сброс в "0" регистров 142-144 операндов, регистр 42„-423 кодов операций; прием в регистр 42„ кодов операций кода операции

Тринадцатый цикл. По сигналу с выхода 4 8 происходит запись в блок

34 стековой памяти кода состояния счетчика 25.

Четырнадцатый и пятнадцатый циклы аналогичны циклу 13.

Шестнадцатый цикл. По сигналу с выхода 44 происходит увеличение состояния счетчика 25 на единицу; прием в регистр 14З .операндов one" ранда 71, поступившего на вход 11 °

Семнадцатый цикл. По сигналу с выхода 4 .происходит прием в ре»

1 гистр 428 кодов операций кода операции "+".

Восемнадцатый цикл. По сигналу . с выхода 44 происходит увеличение счетчика 25 на единицу; прием в ðe5

40 гистр 144операндов операнда поступившего на вход 11.

Девятнадцатый цикл. По.сигналу с выхода 4 1 происходит вычисление и прием в регистр 14 операн3 дов результата промежуточных вычислений c (c = +< + ЛЬ); выборочный сброс в "0" регистра 14 4 операндов, регистра 42З кодов операций; прием в регистр 42зкодов операций кода операции

Двадцатый цикл. По сигналу с выхода 4 з происходит прием в регистр

144 операндов операнда Л, поступившего на вход 11.

Двадцать первый цикл. По сигналу с выхода 4 2 происходит запись в счетчик 25 кода иэ вершины блока 34 стековой памяти, вычисление и.прием в регистр 142операндов результата промежуточных вычислений d(d = с- Ц); выборочный сброс в "0" регистров 14

144 i Операндов регистров 422,423 кодов операций.

Двадцать второй цикл. По сигналу с выхода 47 происходит прнем в регистр 422 кодов операций кода операции "х".

Двадцать третий цикл. По сигналу с выхода 4+ происходит увеличение состояния счетчика 25 на единицу; прием в регистр 143 операндов операнда 7, поступившего на вход 11 данных.

Двадцать четвертый цикл. По сигналу с выхода 41 происходит вычисление и прием в регистр 14 операн2 дов результата промежуточных вычислений d x л З, прием в регистр 144 операндов операнда У.1 ; прием в регистр 422 кодов операций кода операции "х".

1016790 регистров 42 я 42 кодов опера чнслений у(у=Ь+ ь ) исходно1о выражения ций.

2 3 в выходной регистр-163 обнуление реДвадцать девятый цикл. По сигна- гнстров 141-14+ операций, регистров лу с выхода 4 -, происходит прием в 421 -42 кодов операций. регистр 42 кодов операций кода опе- -. Таким образом, предлагаемое устрации "х". ройство для обработки языков програмТридцатый цикл. Происходит за- мирования обладает способностью адаппись в блок 34 стековой памяти кода тации к виду выражений и их пошагосостояния счетчика 25. . вой интерпретации беэ преобраэоваТридцать первый цикл. По сигналу .. ния к виду польской записи, что увес выхода 4+ происходит увеличеиие . >0 лнчивает скорость обработки. состояния счетчика 25 на единицу Синтаксический анализ каждого симприем в регистр 14 операндов операн-. - вола выражения с учетом предшествуюда 3 щих символов требует только одного

/11 °

Тридцать второй цикл. Происхо- цикла работы устройства, что способдит прием в регистр 42 кодов опе- 15 ствует повышению скорости-обработки раций кода операции "+". выражений.

Тридцать третий цикл. По сигналу Пошаговая интерпретация выражений с выхода 4 происходит увеличение позволяет в процессе интерпретации состояния счетчика 25 на единицу проводить выполнение операций и на+ прием в регистр 14 1 операндов опе- ;р копление промежуточных результатов бесскобочных выражений.

Тридцать четвертый цикл. По сиг- Структурные отображения скобочналу с выхода 4 .происходит запись ных выражений устройством путем инв счетчик 25 кода из вершины блока дивидуальной последовательност т. и

34 стековой памяти, вычисление и . 25 настройки блоков 15 и шин передачи прием в регистр 14 операндов резуль- промежуточных результатов, наряду татов промежуточных вычислений . . с вычислением-подскобочиых выражений, с (С = g) х(У „ + T

Т идцать пятый цикл. По сигналу обработки скобочных форм ыр в ажений..

Р с выхода 4 происходит запись в счет- Структурное отображение выражечик 25 кода иэ вершин блока 34 сте- ний (адаптация устройства к виду ковой памяти, вычисление и прием в выражения) осуществляется установ14 е аида результата про- З леннем соответствия между операциями в ажений межуточных вич ных вичислеинй (в данном.слу- и операндами подскобочных выражен 15 их чае перезапись промежуточного резуль- с одной стороны и блокам тата в регистр 14 < операндов); выбо-. регистрами кодов операций и регистрочный сброс в "0" регистров 14 и рами операндов с другой стороны, а

14 операндов регистров 42 и 42 40 -также между выходами результатов ,ф ий. и регистрами операндов (для передачи кодов операций.

Тридцать шестой цикл. По сигналу и хранения промежуточных реэу э льтатов с выхода 4 происходят. обнуление . что уменьшает потери времени на висчетчика 25 операндов, реверсивного . эов промежуточных результатов, иссчетчика 37 и прием результата вы- 45 пользуемых в качестве операндов.

1016790

1016790

101б790

Составитель.A. Х еренов редактор A. Фролова 1ехред С.Мигунова 1орректор Е, Рошко

Заказ 3387/48 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ).".,-35, Раушская наб ., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4