Анализатор формы электрического сигнала

 

АНАЛИЗАТОР ФОРМЫ ЭЛЕКТРИЧЕСКОГО СИГНАЛА, содержащий первьМ дешифратор, входы которого соединены с разрядными выходами первого сдвигового регистра, и дельта-модулятор , состоящий из второго сдвигового регистра, весойУх и суммирующего резисторов и первого компаратора , первый вход которого подключен к шине входного сигнала, выход - к управляющему входу первого сдвигового регистра, а второй входк первому выводу суммирующего резистора и вторым выводам весовых резисторов , первые выводы которых связаны с разрядными выходами второго сдвигового регистра, тактирующим входом соединенного с тaктиps oщим входом первого сдвигового регистра и шиной тактового сигнала, причем второй вывод суммирующего резистора подключен к о(ей шине, отличающийся тем, что, с целью повьваения разрешающей способности, он снабжен аналоговым вычитающим блоком, вторым компаратором, вгорым дешифратором, третьим сдвиговым регистром и коммутатором, первый и второй сигнальные входы которого связаны с входс1ми первого к таратог ра, управляющий вход - с выходом первого кокларатор, а первый и бторой выходы - с первым и вторым входами аналогового вычитающего блрка, аыходомсоединенного с первым входом второго кбмпаратора, второй вход которого подключен к шине постоянного напряжения, а выход - к управляющему входу третьего сдвигового регистра и второму входу второго дешифратора , первый вход которого связан с выходе первого компаратора , а выходы - с управляющими входа ми второго сдвигового регистра, причем тактирующий вход третьего сдвигового регистра соединен с шиной тактового сигнала, а разрядные выходы - с.входами первого дешифратора.

„.SU„„2 5 А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Э(я) 6 01 R 29 02 о

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3412269/18" 21 (22) 31.03,82 (46) 30.06.83. Вюл. Р 24 (72) В.A. Доб эьщень и И.Il. Пузько (71) Харьковский инженерно-строитеЛьный институт и Сумской филиал

Харьковского политехнического института (53) 621.317.325(088.8) (56) 1. Авторское свидетельство СССР и 792174, кл. 601 R 29 02, 1979.

2. Авторское свидетельство СССР

М 741197, кл. 6 01 к 29/02 1978 (прототип). (54)(57) АНАЛИЗАТОР ФОРИН ЭЛЕКТРИЧЕСКОГО СИГНАЛА, содержащий первый дешифратор, входы которого соединены с разрядными выходами первого сдвигового, регистра, и дельта-модулятор, состоящий из второго сдвигового регистра, весовых н суммирующего резисторов и первого компаратора, первый вход которого подключен к шине входного сигнала, выход — к управляющему входу первого сдвигового регистра, а второй вход - к первому выводу суммирующего резистора и вторыч выводам весовых pease" торов, первые выводы которых связа» ны с разрядными выходами второго сдвигового регистра, тактирующим входом coezytHeHHol o c тактирующим входом первого сдвигового регистра и шиной тактового сигнала, причем второй вывод суммирующего резистора подключен к общей шине, о т л и ч а ю шийся тем, что, с целью повышения разрешающей способности, он снабжен аналоговым вычитающим блоком, вторым компаратором, вторым дешифратором, третьим сдвиговым регистром и коммутатором, первый и второй сигнальные входы которого связаны с входами первого компарато» ра, управляющий вход - с выходом первого компаратора, а первый и это" рой выходы — с первым и вторым входами аналогового вычитающего блока, Я выходом. соединенного с первым входом второго компаратора, второй вход которого подключен к шине постоянного напряжения, а выход - к управляюй!ему входу третьего сдвигового регистра и второму входу второго де- Я шифратора, первый вход которого связан с выходом первого компаратора, а выходы " с управляющими входами второго сдвигового регистра, причем тактирующий вход третьего сдвигового регистра соединен с шиной тактового сигнала, а разрядные выхо» ды « с входами первого дешнфратора.

1026085

Изобретение относится к электроизмерительной технике и может быть использовано н системах передачи данных по каналам связи, а также в устройствах дистанционного контроля и управления. 5

Известен анализатор формы электрического сигнала, содержащий дельта-модулятор, сдвигоный регистр, дешифратор, блок автоматической регулировки усиления и дискриминатор !О спектра сигнала f1) .

Недостаток известного устройства состоит н низкой разрешающей способности.

Наиболее близким к предлагаемомУ )5 по технической сущности является анализатор формы электрического сигнала, содержащий первый дешифратор, входы которого соединены с разрядными выходами первого сдвигоного регистра, и дельта-модулятор, состоящий из второго сднигового регистра, весовых и суммирующего резисторов и первого компаратора, первый вход которого подключен в

25 шине входного сигнала, ныход — к управляющему входу первого сдвигоного регистра и информационному входу второго сдвигоного регистра, а второй вход — к первому выводу суммирующего резистора и вторым выводам весовых резисторов, первые выводы которых связаны с разрядными выходами второго сднигового регистра, тактирующиМ входом соединенного с тактирующим входом первого 35 сднигового регистра и шиной тактового сигнала, причем втОрой вывод суммирующего резистора подключен к общей шине (2) .

Недостатком такого устройства 40 является низкая разрешающая способность, обусловленная тем, что аппроксимирующее напряжение н каждом такте может изменяться только на заранее фиксированную величину g U того или иного знака.

Цель изобретения — повышение раз- решающей способности.

Укаэанная цель достигается тем, что анализатор формы электрического сигнала, содержащий первый дешифратор, входы которого соединены с разрядными выходами первого сднигового регистра, и дельта-модулятор, состоящий из. второго сдвигоного регистра, весовых и суммирующего резисторов и первого компаратора, первый вход которого подключен к шине входного сигнала, выход — к упранляющему входу первого сднигоного регистра, а второй вход — к первому ныно- 60 ду суммирующего резистора и вторым выводам весовых резисторов, первые выводы которых связаны с разрядными выходами второго сднигоного регистра, тактирующим входом соединенного с тактирующим входом первого сдвигового регистра и шиной тактового сигнала, причем нторой вывод суммирующего резистора подключен к общей шине, снабжен аналоговым вычитающим блоком, вторым компаратором, вторым дешифратором, третьим сдвигоным регистром и коммутатором, первый и второй сигнальные входы которого связаны с входами первого компаратора, управляющий вход — с выходом первого компаратора, а первый и второй выходы — с первым и вторым входами аналогового. вычитающего блока, выходом соединенного с l первым входом второго компаратора, второй вход которого подключен к шине постоянного напряжения, а выход — к управляющему входу третьего сдвигового регистра и второму входу второго дешифратора, первый вход которого связан с выходом первого компаратора, а выходы — с упранляю- . щими нходами второго сдвигового регистра, причем тактирующий вход*третьего сдвигового регистра соединен с шиной тактового сигнала, а разрядные выходы " с входами первого дешифратора.

На чертеже Показана структурная электрическая схема устройства.

Устройство состоит из первого сднигоного регистра 1, первого де шифратора 2, дельта-модулятора 3, включающего первый компаратор 4, вто. рой сдвиговый регистр 5, весовые резисторы 6-8, суммирующий резистор

9, коммутатор 10, аналоговый вычитающий блок 11, нторой компаратор

12, второй дешифратор 13, и третьего сднигового регистра 14.

Сдниговый регистр 5 имеет четыре различных режима работы: сдвиг нправо на один разряд! сдвиг вправо на два разряда; сдвиг влено на один разряд; сдвиг влево на два разряда.

Режим работы регистра 5 определяется тем, на какой из его управляющих входов подан единичный сигнал с выхода дешифратора 13, т.е. выходными сигналами компараторов 4 и 12 °

Коммутатор 10 обеспечивает постоянство знака разности, формируемой блоком 11, меняя местами уменьшаемое и вычитаемое, если вычитаемое оказывается больше уменьшаемого, т.е. напряжение на выходе блока 11 равно

r(t) = lU „(t) - (! „(сМ где U „(t) - сигнал на входной шине устройства;

Ua<(t) - аппроксимирующий нал, формируемый устройством на резисторе 9.

Устройство работает следующим образом.

1026085

В исходном состоянии первый и третий регистры 1 и 14 установлены в нуль, в первом разряде второго регистра 5 установлена единица, в остальных его разрядах — нули, на первом входе компаратора 4 присутствует входной сигнал, на втором - аппроксимирующий сигнал, определяемый соотношением сопротивлений резисторов

6и9.

При сдниге содержимого регистра

5 на один разряд вправо (в этом регистре в единичном состоянии scerда находится только один из его разрядов) напряжение на втором входе компаратора 4 возрастает на величину

Q V, а при сдвиге влево на один разряд уменьшается на величину h U. При этом величина д U на каждом шаге определяется соотношением сопротивлений весовых и суммирующего резисторов, единичный сигнал на выходе компаратора 4 присутствует в случае, если

"М (t) > "м(")) а на выходе компаратора 12, если

r(t) >1,5 д U (2), Пусть в момент поступления nepsoro тактового импульса выполняется условие (1) и не выполняется условие (2). Тогда тактовый импульс переместит единицу, содержавшуюся в первом разряде регистра 5, во второй его разряд кроме того, этот импульс сдвинет содержимое регистров 1 и 14 на один разряд вправо и запишет единицу н первый разряд регистра 1 (так как на его управляющем нходе присутствует единичный сигнал).

Пусть входной .сигнал резко увеличился так, что несмотря на ysenaaeem аппроксимирующего сигнала на величину .Д U, обуслонленное укаэанным сдвигом содержимого регист- ра 5, к моменту поступления второго тактового импульса оба условия (1) и (2) оказываются выполненными;

5 т.е. U Вк (tg) Ugq (tq) > 1,5 h tJ.

В ехам случае тактовый импульс сдвинет содержимое регистра 5 на два разряда вправо, т,е. аппроксимирующий сигнал увеличится на 2 h U.

10 Этот же тактовый импульс снова сдвинет на один разряд впрано содержимое регистров 1 и 14 и запишет единицу в их первые разряды.

Аналогично, если выполняется 5 условие (2) и не выполняется условие (1) осуществляется сдвиг со-. держимого регистра 5 на два разряда влево, т.е. напряжение Uàï (й) уменьшается на 2 h V, при этом записывается единица в первый разряд регистра 14 (содержимое регистров 1 и 14 сдвигается вправо на один разряд кажцым тактовым импульсом), если не выполняются оба условия (1) и (2), то содержимое регистра.5 сдвигается на один разряд влево, т.е. UzÄ (t) уменьшается на g V, йри этом единиlJJa s первые разряды регистров 1 и

14 не записывается.

Кодовая комбинация, образуемая состояниями разрядов регистров 1 и

14, однозначно определяет Форму напряжения ступенчатого вида-Н д (t)i которое аппроксимирует входной сигнал.

35 устройство Формирует в каждом такте значения двух разрядов выходной кодовой комбинации, т.е. может различить 2 различных входных сигнала иными словами, его разрешаю40 щая способность увеличивается в 2 и раз, а быстродействие не изменяется.

f026085

Составитель В. Лившиц

Редактор H. Безродная Техред О. Неце Корректор A. Тяско

Закаэ 4553/38 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4