Многоканальный интерполяционный измеритель временных интервалов

 

. СОЮЗ СИВТСИИХ ШИММИ

РЕСПУБЛИК

А аа 81) файф 604 F 10/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

: . н двтаосноммСМдатильствм

: ГОСУДМ СТВЕННЫЙ КОМИТЕТ СССР

Л ОФПВИВ ЙЫМВ (21) 3417422/18-21 (2Ц 30. 03. 82 (46 ) 07..07.83 Вюп. В 25 (72) Ж.B.Венцев (712 Научно-исследовательский институт ядерной физики при Томском ордена Октябрьской Революции и ор:фена:Ърудового красного Знамени политехническом институте iw. С.И.Кирова (5N 681.325.3(088.8) (563 1, нзлектроника"У N. Виир», 1974 Ф 19 с. 18.

2."Приборы и техника экспери мента"., 1981 р 1, с. 76-82.

3. Авторское свидетельство СССР

В 684560, кл. 604 F 10/04, 1975.

:,(54) (57) 1. йЮГОКМЛЛЬйЫИ ИНтЕРЙОЖЩИОННИЯ ИЭИВРИТЕЛЬ ВРЕМЕННЫХ ИН Я РВАЛОВ, содержащий счетчик и ин:тер олятор, информационные входы которого являются информационнымн входами устройства, о т л и ч а ю м и и с я тем, что, с целью повы" кения точности измерейий путем умень-..

ыения нелинейных искажений и уменьшения относительных потерь данных нри работе с интенсивными случайными потоками входных информацион ных сигналов, в него введены нано.питель и элемент И, причем К.групп входов накопителя йодключены к К группам выходов интерполятора, до,.полнительная группа входоэ нако" ,:пителя соединена с выходами раз.:рядов счетчика, а пврвыи эходсо счетным входом счетчика и выхо дом алемента И.) первый вход которого соединен с первым управляющим входом устройства, второй управляющий вход которого подключен к второму входу накопителя, выход интерполятора соединен с вторым входом алемента. И, выходы накопителя являютая выходом устройства.

1027695

2. Измеритель по п. 1,о .т л и— ч а ю шийся тем, что интерполя. тор содержит хронизатор, К групп одновибраторов и К дешифраторов, причем первые входы дешифраторов подключены к соответствующим информационным входам интерполятора, вторые входы дешифраторов объединены и подключены к первому входу хронизатора, второй выход которого является выходом интерполятора, а группа выходов хронизатора подключена к группе входов всех дешифраторов,.входы каждого дешифратора подключены к входам соответствующей группы одновибраторов, группы выходов К групп одновибраторов являются К группами выходов интерполятора.

3. Измеритель по п; 1, о т л и ч а ю шийся тем, что накопитель содержит элемент ИЛИ; вы;ходной регистр, счетчик адреса,, цешифратор адреса и М линеек памя ти, каждая из которых содержит элемент ИЛИ, усилитель, элемент И-и группу из Р последовательно соединенных регистров, причем инверсный выход разряда занятости P -го регистра подключен к управляющему входу (Р -1) -го регистра, где Р = 1, 2..., Р вход разряда занятости первого регистра соединен с выходом элемента ИЛИ, К разрядных входов!

Изобретение относится к информационно-измерительной технике и может быть использовано в информационно-измерительных системах ядерной н атомной физики и техни-, 5 ки, в системах времяимпульсной метрологии, оптической и лазерной локации, в радио- и гидролокации, . в навигации и технике связи.

Известен интервалометр с фемтосекундным разрешением, который измеряет интервалы времени методом л ,последовательного счета с времяам-плитудной интерполяцией и усреднени; ем (1j .

Однако данный интервалометр ра. ботает с узеличением масштаба времени на иесколько порядков, что прмиодит к соответствующему увеличеямю затрат времени на .одно преобразование. Кроме того, при работе . ,с йотокамм информационных сигналов большой ммтенсивности имеет место потеря измерительной информации.

Известен также интерполяционный измеритель временных интервалов, в первого регистрасоедкнены с соответ» ствующими входами элемента ИЛИ, вхо« ды которого в соответствии с номером К, где К = 1,2..., подключены к t -входам К групп входов накопителя, дополнительная группа входов которого соединена с дополнительными разрядными входами всех первых регистров s каждой линейке и первый вход накопителя подключен к входам всех М усилителей, выход л -ro усилителя соединен с входами синхронизации bcex Р регистров -й линейки памяти, первая и вторая группц разрядных выходов всех М последних регистров соединены соответственно с первой и второй группами разрядных

;входов выходного регистра, выходы разрядов которого являются выходами накопителя, а дополнительные входы выходного регистра соединены с выходами счетчика адреса и входами

"3ешифратора адреса, 1 выход которого соединен с первыми входами

jA элементов И, вторые входы которых подключены к прямым выходам разряда занятости последнего регистра, управляклций вход которого соединен с выходом . 1 -го элемента И, выходы всех М элементов И через элемент

ИЛИ подключены к управляющему входу выходного регистра, счетный вход счетчика адреса соединен с вторым входом накопителя. котором для снижения погрешностей измерения вводится автоматическая цифровая коррекция аддитивной, мультипликативной и нелинейной погрешностей путем кусочно-линей. ной аппроксимации передаточной характеристики преобразователя масштаба времени 2 .

К недостаткам указанного измерителя относятся большие затраты времени на масштабные преобразования, относительно малую загрузку и дополнительные затраты времени и оборудования на обеспечение работы

s режиме калибровки.

Наиболее близким к предлагаемому является многоканальный интерполяционный измеритель временных интерва. лов, содержащий счетчик и интерполятор, группа К входов которого является группой К информационных входов устройства, первый вход интерполятора параллельно соединен,с выходом генератора импульсов времязадающей последовательности и через последовательно соединенные селектор грубо1027695 го измерения и счетчик с информацион ным входом схемы считывания грубого кода, вылюд которой подключен к входу цйфрового запоминающего устройства, соединенного выходом с входом схемы вывода информации на внешнее устройство накопления и .обработки, е входом - е выходом через арифметическое устройство сложения результатов точного и грубого измерения и преобразователь амплитуда-кодс выходом коммутатора аналоговых сигналов, который первым входом со« едкнен с первым выходом интерполятора, а группой (K-1) входов через соответствующие ячейки:памяти аналогового запоминающего устройствас первой группой.(К-1) выходов ин« терполятора, который вторым выходом подключен к управляющему входу селектора грубого измерения, а второй группой (К-1) выходов через элемент ИЛИ - к управлягацему входу смены считывания грубого кода 31.

Существенным недостатком известного многоканального интерполяцион ного измерителя временных интервалов является наличие нелинейных искажений передаточных характеристик .аналоговых иитерполяционных преобразователей время-амплитуда. Другой существенный недостаток рбуслов» лен тем, что в структурной схеме данного измерителя применен стартстопный режим работы измерителя а последующим последовательным опросом через преобразователь амплитуда-код ячеек памяти аналогового запоминающего устройства по адресам всех каналов измерекия, что блокирует входные информационные каналы на время очередного цикла работы преобразователя амплитудакод. В результате блокировки максимальное значение коэффициента использования известного измерителя значительно уменьшается по сравнению с единицей, так как потери входных информационных сигналов в течение интервала времени . блокировки неизбежны к растут вг-гесте с . увеличением интенсивностей потоков скг. валов от источников входных информационных сигналов.

Цель изобретения - повышение точности путем уменьшения нелинейных искажений при измерениях и уменьшение относительных потерь данных при работе с интенсивными случайными потоками входных информацион ных сигналов.

Поставленная цель достигается тем, что в многоканальный кнтерполяционный измеритель временных интервалов, содержащий счетчик к интерполяционные входы которого являются информационными входами .устройства, введены накопитель и .элемент И причем K групп, входов накопителя подключены к к группам выходов интерполятора, дополнительная группа входов накопителя соединена с выходами разрядов счетчика, а первый вход — со счетным входом счетчика и выходом элемента И, первый вход которого, соединен с первым управляющим входом устройства, второй управлягощий

10 вход которого ггодключен к второму входу накопителя, выход интерполя тора соединен с вторым входом элемента И, выходы накопителя являются выходом устройства.

Кроме того, интерполятор, содержит хронизатор, К групп одновибраторов и К дещифраторов, причем первые входы дешифраторов подключены к соответствующим информационным входам ннтерполятора, вторые входы дешкфраторов объединены и подключены к первому выходу хрониэа. тора, второй выход которого является выходом интерполятора, а rpynda выходов хронизатора подключена к группе входов всех дешифраторов, входы каждого дешифратора подключены к входам соответствующей группы одновкбраторов, группы выходов K.групп одновибраторов являют3Q ся Х группами выходов интерполятора, 1

При этом накопитель содержит элемент ИЛИ, выходной регистр, счетчик адреса, дешифратор адреса и М линеек памяти, каждая из которых содержит элемент ИЛИ, усилитель, элемент И и группу из Р последовательно соединенных регистров, причем инверсный выход разряда занятости Р-го регистра подключен к управлягощему вхо40 ду (р -1)-го регистра, где Р 1, 2..., P вход разряда занятости первого регистра соединен с выходом элемента ИЛИ,Х, разрядных входов первого регистра соединены с соответст4$ вующкми входами элемента ИЛИ, входы которого в соответствии с номером К, где K- = 1,2..., подключены к 4 -м гвходам К групп входов накопителя,,дополнительная рупна входов которого соединена с дополнительными разрядными входами всех первых регистров в каждой линейке и первый вход накопителя подключен к входам всех М усилителей, выход г-го усилителя соединен с входами синхронизации всех Р регистров

)-й линейки памяти, первая и вторая группы разрядных выходов всех

Ф последних регистров соединены соответственно с первой и второй

60 группамк разрядных-входов выходного регистра, выходы разрядов которого являются выходами накопителя, а дополнительные входы выходного регистра соединены. с выходами счету чика адреса и. входами дешифратора

1027695

30 „адреса, 1 выход которого соединен с первыми входами hh, элементов И, вторые входы которых подключены к прямым выходам разряда зайятости последнего регистра, управляющий вход которого соединен с выходом

1-го элемента И, выходы всех М элементов И через элемент ИЛИ подключен к управляющему входу выходного регистра, счетный вход счетчика адреса соединен с вторым входом 10 накопителя.

На фиг. 1 представлена структурная схема многоканального интерполяционного измерителя временных интервалов на фиг. 2 - структурная схема накопителя на фиг. 3 — временные диаграммы выходных сигналов хронизатора, где а - сигнал цикловой синхронизации, б - сигнал тактовой синхронизации, в - сигналы масштабных шкал времени.

Многоканальный интерполяционный измеритель содержит элемент И 1, счетчик 2, интерполятор 3, состоящий из хрониэатора 4, дешифраторов

5.1-5.К и групп одновибраторов 6.16.К (по М одновибраторов в группе) и накопитель 7. На фиг. 1 обозначены также соответственно первый и второй управляющие входы 8 и 9, информационные входы 10.1-10.E и . выходы 11 измерителя — всего (rn+

+ И + К) . Вход 8 соединен с элементом И 1, выход которого подключен к первому входу накопителя 7 и счетному входу счетчика 2, соединен 35 ного и -разрядными выходами с накопителем 7. Хронизатор 4 группой выходов и первым выходом соединен с группами М входов и вторым входом всех дешифраторов 5.1-5.К. 40

Номер К дешифратора 5, где К =

1,2...,К, соответствует номеру К канала. Йнформационные входы 10.110.К канала подключены к первому . входу своих дешифраторов 5.1-5.К, выходы которых через группу. одно- 45 вибраторов 6.1-6.К соединены с группой М входов накопителя 7, соединенного вторым входом с входом 9, а выходом - с выходом 11.

Хронизатор 4 вторым выходом соеди- 50 нен с вторым входом элемента И 1.

Накопитель 7 (фиг. 2) выполнен . в виде М одинаковых линеек памяти, :каждая из которых содержит элемент ИЛИ 12.1 (12.М) с К входами, усилитель 13.1 (13 М), элемент И 14.1, (14.М) н группу Р пОслЕдовательно „соединенных регистров 15.1 -15.1>

l,15.М„-15.Мр). В каждой линейке памятй последующий регистр 15 ин- 60 версным выходом разряда занятости подключен к управляющему входу предыдущего регистра 15, а входы синхронизации всех Р регистров 15 со единены с выходом своего усилителя 65

13. Входы всех усилителей 13.1-13.М соединены с первым входом накопйтеля 7, подключенным к выходу элемента Й 1. Вход разряда занятости первого регистра 15 линейки памяти с номером 1, где = 0,1...,(М-1) соединен с выходом элемента ИЛИ 12, группа К входов которого в соответствии с номером К канала, где

К = 1,2...,К, параллельно соединена с группой К разрядных входов 1 -ro первого регистра 15 и j -ми входами

К групп входов накопителя, которые подключены к выходам соответствующих групп одновибраторов 6 интерполятора

3. Разрядные выходы счетчика 2 соединены с группами И-разрядных входов всех первых регистров 15.115.M. Вход 9 подключен к счетному входу счетчика 16 адреса, который группой М -разрядных выходов соединен с группой щ-разрядных входов дешифратора 17 адреса и группой уя-разрядных входов выходного регистра 18, соединенного управляющим входом с выходом элемента ИЛИ 19.

Элемент И 14 1-ой линейки памяти соединен первым входом с прямым выходом разряда занятости последнего регистра 15, вторым входом— с -м выходом дешифратора 17 адреса, выходом — с 1 -м входом элемента

Hei 19 и управляющим входом последнего регистра 15. Группы и + К)-разрядных выходов последних регистров

15 всех М линеек памяти соединены с группой (и+ К)-разрядных входов выход. ного регистра 1&, группа (m+ И+ К)разрядных выходов которого соединена. с выходом М измерителя. ю

Дешифраторы 5.1-5.К одинаковы и

1 .выполнены но схеме полного дешифратора с м информационными входами, двумя управляющими входами и М-- 2 и информационными выходами.

Многоканальный интерполяционный -измеритель временных интервалов работает следующим образОм.

В исходном состоянии накопитель и счетчик 2 установлены в нуль (на фиг. 1 вход установки в нуль счетчика, 2 не показан). Сигнал "1", подаваемый на вход 8, разрешает работу измерителя в режиме непрерывного преобразо- вания входной аналоговой информации, .поступающей в виде сигналов "1" логического уровня на соответствующие ин» формационные входы 10.1-10.K. Наличие сигнала "1" на первом входе дешифратора 5 (сигнал поступает с соответствующего входа 10.1-10.K) разрешает считывание входного позиционного двоичного кода с группы )зразрядных выходов хронизатора 4 по сигналам тактовой синхрониза,ции, поступающим с первого выхода хро ниэатора 4.

1027695

Хронизатор 4.s режиме непрерывной . генерации вырабатывает следующие сиг-. налы: сигнал цикловой синхронизации (фиг. За) с периодом Т, который .с второго выхбда хронизатора 4 через открытый по первому входу элемент

И 1 поступает на счетный вход счетчика 2 и одновремеийЬ на входы всех уснлиаелей- 13..1-1З.И накопителя 7 . сигнал тактовой синхронизации $ фиг, Зб) с периодом Тс,-который с nepsore выхода хронкзатора 4 поступает одновременно на вторые. входы всех дешкфраторов 5.1-5.к и.составной параллельный сигнал циклической кодовой измерительной шкалы времени, состоящий изи1простых Сигналов(Фиг.з

:с периодамн 2Тр,. которые с группы н выходов хронизатора. 4 поступают одновременно на группы и входов всех К дешифраторов 5.1-5.К. Ийтервал Т равн жерного разбиения оск ,реального времени фиксирует цену де- ления Т 2@ " T+ 9-й масштабной шкалы времени, где: 6 = 1,2...; иеиидекс, характеризующий цену делений данной шкалы в квантах < To — мини мальный эталон { квант}, соответству- . ющий единице младшего разряда позиционного двоичного кода. Интервал Т

= 2 Т соответствует интервалу времени однозначного отсчета по циклической кодовой измерительной шкале времени.

Сигнал тактовой синхронизации обеспечивает точную фкксацню интер-. вала Т4 =. Те(цена деления младшей шкалы из набора М шкал); На интервале Т числовой эквивалент цозици-

О онного двоичного, кода обеспечивает фиксацию номера 1 этого интервала, где i 0,1...,2 -1. Таким образом, линейность функцки преобразования измеряемых интервалов времени в код обеспечена эа счет равномерного разбиения интервала времейи Т одиозначного отсчета с.помощью заданного набора интервалов Т (фиг. 3) .

Полнота набора М масштабных шкал speменя .для одновременной однозначной индикации номера1 интервала Т равномерного разбиения интервала

T на И = 2 интервалов следует из условия кодирования {без нзбыточноо-. ти) Ф-разрядным двоичйым кодом чкс" ла И..:Символам 0 и 1 кода соответствуют относительные уровни масштабных скгналов "+1" и "-1" {фиг. Зв);

На фиг. Зв заштрийован интервал Тв п.ри im 14.

Нередкий фронт сигнала цикловой синхронизации (фиг. За) совмещен с началом интервала времени Т и началом нулевых интервалов Т < всех эмасштабных шкал времени хрониэатора 4, что обеспечивает в каждом цикле единый отсчет нуля по всем .масштабным шкалам времени ннтерполя- 6

:ора 3 и счетчика 2, который сумми: рует число одинаковых эталонов, задаваемых на каждом цикле масштаб ным интервалом Т 2 Т„.

Результат измерения йредставляет {ю+и)-:разрядное двоичное число. уз.младших разрядов числа определя» ются в результате преобразования позиционной двоичный код - позиционный единичный код — позиционный двоичный код, выполняеМого ыитерполя тором 3 и накопителем 7, и И.старших разрядов - s результате преоб разования последовательного. единичного кода в позициокйий двоичный код, выполняемого счетчиком"2. в) Преобразование нозкцмонного двоичного кода в позющионный единичный код выполняют дешифраторы 5.1-5.К прк наличии на их первом входЕ сигнала

"3." и на первом входе сигнала тактовой синхронизации. Ири работе дешиф: раторов 5.1-5.Ê К-го канала на его -м выходе, где 1 - числовой эквивалент входного кода на текущем интервале Та, устаиакйиваетая кратковременный сигнал логического уров ня "1", зааускающйй одновибратор 6, которьЖ формирует сигнал "1".-заданной длительности, поступающий в

j.-.þ линейку памяти накопителя 7.

3О В начале каждого очередного цикла работы накопителя 7 по сигналам цккловой синхронизации (фиг., За), поступающим с.выходов усилителей . 13.1-13.К на входы синхронизации ре35 гистров 15, производят сдвиг информации в съорову последних регистров

151Ð -15-И кщие сдвигом, поступают с инверсных выходов разрядов занятости (у +

4О +1) -х регистров 15 на управляющие входы р-х регистроs 15 н разрешают передачу кодов с (И + К + 1)-разрядных выходов р-го регистра 15.eð -й линейки памяти на разрядные входы (р+11 -го регистра 15, где Р = 1,2... (Р-1). Передача информации с разряд» ных выходов регистров 15 произво- дится в начале каждого у -го интервала времени T„ x e j 0,1...,),-в, момент перехода сннхросигнала из

5© состояния "1 в состояние "0". Вывод информации из последнего Р-го регистра 15 производится через выходной регистр 18 принудительно по сигналам последовательного единичного

5, кода, постуцакщим от внешнего устройства накопления (не показано) и обработки информации на вход 9 .

Первые регистры 15.1-15.И при приеме информации работают одинаN ново. Сигнал "1" с выхода i -ão одновибратора 6.Kj K-го канала длитель ностью Т поступает одновременно на

К-й вход признаков каналов регистра

15 1 -й линейки. памяти и на К-и вход элемента ИЛИ 12, с выхода которого

1027695

9 сигнал "1" поступает .на вход разряда занятости того же регистра 15. В конце длительности Т сигнал "1"

Стробирует при переходе иэ состояния 1

"1" в состояние "0" группу (и + К + Ц разрядных входов первого регистра 15 и разрешает прием информационных сиг налов, поступивших на разрядные входы к моменту времени стробирования.

Задание моментов стробирования информационных входов первых регистров 15 10 обеспечивает в 1-м цикле работы согласованный прием измерительной информации, поступающей с информационных выходов интерполятора 3 и разрядных выходов счетчика 2, который увеличи- 15 вает содержимое на единицу в середине )-го эталонного!интервала времени

Т в момент перехода сигнала цикловой синхронизации (фиг. За) из состояния

"0" в состояние "1". Сигналы нового 2О кода, эквивалентного числу 1, поступают на разрядные выходы счетчика

2 с задержкой относительно середины интервала Т на время.. запаздывания и фиксируют постоянное. значение кода до середины следующего (j + 1)-ro

)интервала Т. Выбор длительностей Т сигналов "1", фомируемых одновибра- . торами 6, обеспечивает съем информации с разрядных выходов счетчика 2 в пределах интервала постоянства выходного кода. Заем первой половины (+ 1) -ro эталонного интервала времени Т необходим для приема от интерполятора 3 информации, содержащейся в старших разрядах позиционного еди- 35 ничного кода и относящейся к второй половине j --го эталонного интервала времени Т.

Первый регистр 15„„ -й линейки памяти осуществляет йрием сигналов 4О

"1", поступающих с выходов одновибраторов 6 от произвольной группы 1%

К -К тех каналов измерения,на вхо" дах 10 которых в 1-м интервале времени Т j --го цикла .работы находились информационные сигналы "1". Содержи- 45 мое К разрядов регистра 15 эквивалентно К-разрядному коду признаков каналов, на Кс позициях которого расположены сймволы 1. Номер К разряда признаков каналов однознач- 50 но соответствует номеру. К входа 10 канала измерений. Символы 1 в К разрядах служат признаками того, что результаты измерений, зафиксированные регистром 15 в (и + 1) информа- 55 ционных разрядах, относятся к.соответствующим этим символам К. входам 10 каналов измерения. о

Вывод информации из накопителя 7, осуществляет по заданной рабочей прог- 60 рамме внешнее.. устройство накопления и обработки информации, которое по входу 9 передает на вход счетчика

16 сигналы последовательного единич ного кода, а принимает с выхода 11 65 сигналы (и+ и+ К)-разрядного кода.

Сигналы позиционного двоичного кода числа 1, задающего адрес 4 -й линейки памяти и двоичнйй эквива.лент позиционного единичного кода,,с разрядных выходов счетчика 16 поступают одновременно на группу, Ь -разрядных входов выходного реистра 18 и на группу vn входов ешифратора 17 адреса, который преобразует позиционный двоичный код числа в позиционный единичный код чисг.а i сигнал "1" которого с

1 -го выхода дешифратора 17 адреса поступает на второй вход элемента И, 14,1 -й линейки памяти. При наличии в разряде занятости последйего регистра 15 р л -й линейки памяти символа 1 сигнал "1" с выхода этого разряда проходит на выход элемента

И 14 и поступает одновременно на управляющий вход того же регистра

15 л р и через элемент ИЛИ 19 на управляющий вход выходного регистра 18 и разрешает считывание информации с И -разрядных выводов счетчика 16 и (и+ К)-разрядных выходов последнего регистра 15 л р л -ой линейной памяти. Если задан циклический режим вывода, то счетчик 16 последовательно и периодически опрашивает все И линеек памяти.

Кодовая комбинация(ИН- И +К)-раз рядного кода, передаваемая с разрядных выходов выходного регистра 18 на выход 11 устройства, содержит ги разрядов

; (младшие разряды кода точного нз« мерения, и разрядов (старшие. разряды) кода измерения числа циклов точного измерения и К разрядов кода признаков каналов, позициям К которого однозначно соответствуют номера

К каналов измерения (входы 10) .

Единица младшего разряда (а+И)разрядного позиционного двоичного кода соответствует интервалу времени

Т равномерного разбиения оси реального времени. уравнение измерения

Т = М Т по числу М, представленному в (и + И)-разрядном позиционном двоичном коде, определяет результат измерения. Начало измеряемого интер-. вала времени Т) совпадает с началом нулевого интервала времени Т, соответствующего рабочему циклу = О, в пределах которого переходит в открытое состояние элемент И 1.

При работе предлагаемого измерителя в составе, например, спектрометров элементарных частиц по времени пролета, рефлектометров, систем радиолокационного наблюденця и др. интервалы времени Т могут отсчйтываться от заданных опорных (реперных информационных сигналов, подаваемых, например, на первый вход 10.1. При необходимости опорные (реперные) сигналы можно подавать на произволь 11

:,1027695

1г йо заданнйй набор входов 10, различая.их от сигналов, несущих измерительиув информацию, йо заданному закону модуляции во временной области, например, hlHM, RJN.

После накопления заданного объема измерений и вывода остаточной инфор- . мации ив всех N линеек памяти накопителя 7 рабочий интервал времени заканчивается и на вход подается сивнал логического уровня "0", ко" Щ .. тарый. закрывает. элемент И 1. Одновре менно сигнал "1" подается на вход .

: установки .в нуль. счетчика 2 и уайет йавливает ецио s исходное нулевое состояние.

Таким образом, предлагаемое изобретение позволяет увеличить точность (на два порядка) за счет уменьшения нелинейных искажений (соответственно с 5 10 до 10 Ф), передаточной характеристики преоб-! разователя аналог-код и уменьшить относительные потери данных при приеме входных сигналов от источников входных информационных сигналов большой интенсивности.

1027695 1027695

Составитель Л. Плетнева

Редактор М. Рачкулинец Техред Т.Иаточка Ко ректор A. Oosx ,Заказ 4738/52 Украв 411 Подписное

ВНИИХИ Госуддрственного коинтета СССР по делам изобретений и открытий

113035, Москва, .Ж-35, Рауыская наб., д. 4/5

Филиал ППП "Патент", г. Узп ород, ул. Проектная, 4