Генератор случайных событий

 

.ГЕНЕРАТОР СЛУЧАЙНЫХ СОБЫТИЙ, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока памяти , первый выход которогосоединен с первым входом умножителя, второй вход KOToiJoro подключен к выходу генератора равномерно распределенных случайных чисел, a выход умножителя соединен через регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму выходу блока памяти, отличающийся тем что, с целью повышения быстродействия, он содержит коммутатор , группу элементов И и регистр адреса, выход которого соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора , выход генератора тактовых импульсов соединен с входом коммутатора, г-и (i 1,п) выход коммутатора соединен с первым установочным входом i-ro разряда регистра адреса, j-й (jc2,n+1) выход коммутатора соединен с первым входом Г-го элемента И группы , первый выход блока сравнения соединен с вторыми выходами -х (, п-1) элементов И группы, выход f-го элемента И группы соединен с вторым установочным входом Е-го разряда реW гистра адреса, второй выход блока сравнения соединен с вторым входом п-го (п - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным вхо дом регистра адреса, с входом генератора равномерно распределенных слуto Ni чайных чисел и с вторым входом сумматора . ю 4ii

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН,»SU„„1027 4

geo G06F7 8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ HGMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГИЙ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3405208/18-24 (22) 04.03.82 (46) 07.07.83. Бюл. И 25 (72) Б.С. Антипин, А.Н. Смазнов и Л.Т. Чернявский (53) 681.325(088. 8) . (56) 1. Авторское свидетельство СССР и 260969, кл. С 06 F 7/58, 1968.

-2. Авторское свидетельство СССР

"й 857983, кл. G 06 F 7/58, 1979 (прототип). (54)(57) ТЕНЕРАТОР СЛУЧАЙНЫХ СОБЫТИЙ, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока памяти, первый выход которого соединен с первым входом умножителя, второй вход которого подключен к выходу генератора равномерно распределенных случайных чисел, а выход умножителя соединей через регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму выходу блока памяти, о т л и ч а ющ и " c я тем, что, с целью повышения быстродействия, он содержит коммутатор, группу элементов И и регистр адреса, выход которбго соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, i-й (i = 1,n) выход коммутатора соединен с первым установочным входом

i-го разряда регистра адреса, j-й (j 2 ï+1) выход коммутатора соединен с первым входом i-ro элемента И группы, первый выход блока сравнения соединен с вторыми выходами 6 -х (9 =1, и- 1) элементов И группы, выход 8 "го элемента И группы соединен с вторым установочным входом 6-го разряда регистра адреса, второй .выход блока сравнения соединен с вторым входом и-го (и - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным входом регистра адреса, с входом гене- ратора равномерно распределенных случайных чисел и с вторым .входом сумматора.

10277

Изобретение относится к вычислительной технике; в частности для реализации на 3ВМ метода Монте-Карло, а также для статистического моделирования сложных систем, решения за" дач надежности и т.д.

Генерируемые устройством случайные числа интерпретируются как случайные события, которые могут появ:ляться с соответствующими вероятнос- !О тями в моделируемой сложной системе.

Известен генератор случайных чисел, содержащий первичный источник равномерно распределенных случайных чисел, генератор тактовых импульсов, !5 блок сравнения, блок памяти, счетчик (1 j.

Недостатком известного генератора является то, что он не позволяет моделировать задачи теории надежности. 20

Наиболее близким техническим решением к предлагаемому является генератор случайных чйсел, содержащий генератор тактовых импульсов, первичный источник равномерно распределен- 25 ных случайных чисел, блок памяти, блок сравнения, счетчик, умножитель, регистр памяти и сумматор $2 7.

Недостатком известного генератора является его низкое быстродействие.

Цель изобретения - повышение быстродействия генератора путем уменьшения среднего числа циклов сравнения при формировании случайных событий.

Поставленная цель достигается тем, . что в генератор случайных событий, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока памяти, первый выход которого соединен с первым входом умножителя, второй вход которого подключен к выходу генератора равномерно распределенных случайных чисел, а выход умножителя соединен через регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму вь,ходу блока памяти, введены коммутатор группа элементов И и регистр адреса, выход которого соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен ;, входом коммутатора, i-й (i=1,ï) 5> выход коммутатора соединен с первым установочным входом i-го разряда регистра адреса, j -й (j=2,п+1) выход коммутатора соединен с первым входом

i -го элемента И группы, первый выход блока сравнения -соединен с вторыми выходами Р -х (0= 1,и- 1) элементов И группы, выход f?-го элемента И группы соединен с вторым установочным входом

Р-ro разряда регистра адреса, второй выход блока сравнения соединен с вторым входом n-ro (n - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным входом регистра адреса, с входом генератора равномерно распределенных случайных чисел и с вторым входом сумматора.

На чертеже приведена блок-схема генератора.

Блок-схема генератора содержит генератор 1 тактовых импульсов,.гене- ратор 2 равномерно распределенных случайных чисел, блок 3 памяти, блок

4 сравнения, регистр 5 адреса, имеющий и разрядов 5„,52,,5„, умно житель 6, регистр 7 памяти, сумматор

8, коммутатор 9 и группу 10 элементов

10.,10,...,10, И.

Генератор работает следующим образом.

В блок 3 памяти заносятся заранее расчитанные значения S „(t), представляющие собой, например, суммы значений вероятностей отказов элементов

К системы 0 (t} и их полная сумма

1=1

Работа генератора тактируется гене ратором тактовых импульсов. Все устройство запускается подачей импульса в цепь выхода и-ro элемента И группы 10. При этом запускается генератор 2, устанавливается в нуль регистр 5 адреса и по второму выходу блока 3 памяти на второй вход умножителя б поступает значение суммы 3С выхода умножителя б через регистр 7 памяти на первый вход блока 4 сравнения поступает случайное число ЕЕ, равномерно распределенное в интервале О,...,Э, равное произведению значения 3 из блока 3 памяти и числа F равномерно распределенного в интервале О,...,1, .поступающего с выхода источника 2, Тактовые импульсы генератора 1 поступают на первый вход блока 3 памяти и на вход коммутатора 9, где первый импульс поступает на

ere первый выход, второй - на второй выход и т.д. до (и+1)-го выхода.

Импульс с первого выхода генератора 9 записывает единицу в первый з -102772 (старший) разряд регистра 5 адреса.

На выходе этого регистра будет сформирован код числа k „ 2, соответствующий текущему адресу, по которому содержимое k -й ячейки блока

3 памяти 3к с первого его выхода

1 поступает на второй вход блока 4 для сравнения „c числом C . Если 5к ), f <, 1 на первом выходе блока 4 сравнения появляется потенциал напряжения, ес- 10 лй S<

Импульс с второго выхода коммутатора 9 записывает единицу во второй разряд регистра 5 адреса и одновре- Is менно поступает на второй вход первого элемента И:группы 1Î.Если на нервом входе этой схемы присутствует потенциал с первого. выхода блока 4 сравнения, то этот импульс поступит на второй 20 вход первого старшего разряда регистра 5 адреса и сбросит его в нуль. 8 противном случае единица в этом разряде сохранится..Таким образом, на регистре 5 адреса будет ус- 25 тановлен код второго текущего адре.са K< по КоТоРо У содержимое К2"й

4 4 ячейки блока 3 памяти будет подано в блок 4 сравнения и т.д.

После и-го такта на регистре 5 адреса будет установлен код текущего адреса К„. Этот же код будет установлен и на разрядах сумматора.

8 последнем (и+1)-м такте импульс с (и+1)-ro выхода коммутатора 9 поступает на первый вход и-го элемента

И группы 10 и, если на втором ее .входе присутствует потенциал с второго. выхода блока 4 (в случае, когда $„ ( (Е ), этот импульс проходит на второй вход сумматора 8 и к .коду К добавляется единица. 8 противном случае (Sz vf<) код в сумматоре В ,остается без изменения.

Таким образом, после (n+1)"го такта в сумматоре 8 будет установлен код промоделированного по описанному алгоритму числа событий, например, номера отказавшего элемента в некоторой системе, состоящей из и элементов, Далее процесс 4ормирования указан-. ных событий повторяется.

1027724

ВНИИПИ Заказ 4742/54 Тираж 706 Подписное филиал ППП "Патент", г. Ужгород, ул.Проектная, 1