Аналого-цифровой преобразователь

 

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ по авт.св. № 855993, о т ,личаю1цийся тем, что, с целью уменьшения погрешности преобразования , введены последовательно соединенные четвертый инвертор, усилитель постоянного тока, регулируемый усилитель и блок фиксации уровня черного, выход которого соединен со входом первого параллельного бло ка компараторов, выход одного из дополнительных компараторов которого соединен со входом четвертого интегратора , при этом второй вход регулируемого усилителя соединен с входной клеммой. 1чЭ 00

СООЗ СОВЕТСКИХ

СОЦ ВЛИСТИЧЕСНИХ

РЕСПУБЛИК

09) 01) .

y g H03K1/1

ГОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.«(РРIe ф. «д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

7

К .АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ (61) 855993 (21) 3390765Л8-2 1 (22)- 11.02.82. (46) 07.07.83. Бюл. N 25 (72) Э.Н.Соколов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР и 855993, кл, Н 0 3 К 1 3/> 7, 1979 (пРо тоти п) . (Я) (57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ6 по авт.св. 0 855993, о т - л и ч а ю шийся тем, что, с целью уменьшения погрешности преобраэования, введены последовательно соединенные четвертый инвертор, усилитель постоянного тока, регулируемый усилитель и блок фиксации уровня черного, выход которого соединен со входом первого параллельного бло.ка компараторов, выход одного из до" полнительных компараторов которого соединен со входом четвертого интегратора, при этом второй вход регулируемого усилителя соединен с входнрй клеммой, 1027814

Изобретение относится к технике, связанной с преобразованием сигналов в системах с импульсно-кодовой модуляцией, Для целей преобразования полного телевизионного сигнала в цифровую форму наиболее часто используются аналого-цифровые преобразователи (АЦП) последовательно-параллельного типа. 10

По основному авт.св. М 8)5993, известен аналого-цифровой преобра" зователь содержащий первый параллельный блок компараторов, вход которого соединен через элемент задержки с первым входом блока вычитания, второй вход которого соединен с выходом цифро-аналогового преобразователя (ЦАП), а выход - с входом второго параллельного блока компараторов, выходы двух дополнительных компараторов которого соединены с управляющими входами арифметического блока, входы которого соединены с выходами первого параллельного блока компараторов и входами ЦАП, а выходы — с выходами старших разрядов аналого-цифрового преобразователя, выходы младших разрядов которого соединены с выходами второго параллельного блока компараторов, выходы двух дополнительных компараторов первого параллельного блока компараторов через элемент ИЛИ соединены с управляющими входами двух элементов запрета, вторые входы З5 которых соединены с выходами двух дополнительных компараторов второго параллельного блока компараторов, а выходы через соответствующие первый и второй интеграторы — с входами дополнительного блока вь|читания, выход которого соединен с дополнительным входом первого блока вычитания, выход первого элемента запрета через третий интегратор соеди- 45 нен с дополнительным входом второго параллельного блока компараторов.

В этом устройстве приняты эффективные меры для снижения искажений сигнала в АЦП путем коррекции инстру 5в ментальных погрешностей преобразования, но не учтено влияние искажений (шумов) ограничения 1 .

Основной недостаток такого АЦП низкая точность преобразования, а также сильные искажения выходного сигнала при ограничении входного телевизионного сигнала в первом параллельном блоке компараторов; невозможность коррекции ошибок преобразования величиной как превышающей, так и не превышающей шага квантования при превышении диапазоном изменения входного сигнала динамического диапазона первого параллельного блока компараторов.

Цель изобретения - уменьшение погрешности преобразования, Поставленная цель достигается тем, что в аналого-цифровой преобразователь введены последовательно соединенные четвертый интегратор, усилитель постоянного тока, регулируемый усилитель и блок фиксации уровня черного, выход которого соединен со входом первого параллельно го блока компараторов, выход одного из дополнительных компараторов которого соединен со входом четвертого интегратора, при этом второй вход регулируемого усилителя соединен с входной клеммой.

Сущность изобретения заключается в том, что вновь введенные узлы и связи позволяют автоматически уменьшать величину сигнала на входе первого параллельного блока компараторов до номинального значения, равно" го динамическому диапазону этого блока, при увеличении сигнала на входа АЦП сверх номинального значения и таким. образом устранить искажения сигнала, связанные с ограничением сигнала в первом блоке компараторов, что, в свою очередь, позволяет обеспечить гарантированную высокую тоffHoc ü АЦП в широком диапазоне изменения входного сигнала за счет более полного использования цепей автоматической коррекции оши; бок преобразования.

На чертеже представлена структурная электрическая схема АЦП.

Клемма "Вход" соединена через регулируемый усилитель 1 и блок 2 фиксации уровня черного с входом первого параллельного блока 3 компараторов, а также через элемент 4 задержки с входом первого блока 5 вычитания. Выходы первого параллельного блока 3 компараторов соединены с арифметическим блоком 6 и через цифро-аналоговый преобразователь (ЦАП ) 7, блок 5 вычитания с входом второго параллельного блока, 8 компараторов. Выходы дополнитель ных компараторов 9 и 10 второго бл

3 1027 ка 8 компараторов соединены с управ" ляющими входами арифметического бло" ка 6,, и, соответственно, через элементы 11 и 12 запрета, интеграторы

13 и 14 — с входами второго блока

15 вычитания. Выход второго блока 15 вычитания соединен с дополнительным входом первого блока 5 вычитания. Выход одного из элементов запрета, например элемента 12 через интегратор 10

16 соединен с дополнительным входом второго блока 8 компараторов. Выходы . двух дополнительных каммпараторов .

17. и 18 первого блока 3 компараторов через элемент ИЛИ 19 соединены с уп" 15 равляющими входами элементов 11 и 12, Выход одного. из дополнительных компараторов первого блока 3 компараторов, например, компаратора 17, через интегратор 20 и усилитель 21 пос-20 тоянного тока соединен с управляющим входом регулируемого усилителя

Выходы арифметического блока 6 и втсп рого блока 8 компараторов соединены с выходами АЦП. 25

Устройство работает следующим образом.

На вход АЦП подается полный аналоговый телевизионный сигнал. Он поступает через регулируемый усили. тель 1 и через блок 2- фиксации уровня черного на вход первого параллель .ного блока 3 компараторов. Коэффициент усиления усилителя 1 и уровень фиксации в блоке 2 выбираются таким образом, чтобы при номинальном значе нии размаха сигнала на входе АЦП раамах входного сигнала .первого параллельного блока 3 компараторов был бы точно равен динамическому диапазону этого блока. Полярность вход40 ного сигнала первого параллельного блока 3 компараторов такова, что уровень синхроимпульсов ближе к порв говому уровню дополнительного компаратора 18,: а уровень белого ближе к 4 пороговому уровню дополнительного компаратора 17.

Увеличение входного, сигнала АЦП свыше номинального значения приво дит к ограничению сигнала в первом параллельном блоке 3 компараторов и появлению импульсов на выходе дополнительного компаратора 17. Сиг нал с выхода этого компаратора поступает на интегратор 20, напряжение на выходе которого пропорционально длительности импульсов. Сигнал с выхода интегратора 20 усиливается уси.

14 . 4 лителем 21 .постоянного тока и подается на управляющий вход регулируемого усилителя .1 для установления размаха входного сигнала первого параплельного блока 3 компараторов, равного динамическому диапазону этого блока. Время регулировки в основном определяется постоянной времени интегратора 20, а точностькоэффициентом усиления усилителя 21 постоянного тока.

При входном сигнале АЦП, меньшем или равном номинальному значению, сигнал на выходе дополнительного компаратора 17 отсутствует. Отсутетвует и сигнал управления регулируемым усилителем 1. Таким образом, устраняются искажения, связанные c .. ограничием сигнала первым параллельным блоком 3 компараторов. В некоторых случаях сигнал на вход интегратора 20 целесообразно подавать не с выхода дополнительного компаратора

17, а с выхода элемента ИЛИ 19.

Первый параллельный блок 3 компараторов формирует четыре старших раз ряда кода. Цифровой сигнал с выходов блока 3 компараторов поступает на цифро-аналоговый преобразователь 7, осуществляющий обратное преобразование. Сигнал с выхода последнего вычитается в блоке 5 вычитания из фиксированного. аналогового сигнала, задержанного в элементе 4 задержки.

Разностный сигнал с выхода блока 5 вычитания поступает на вход второго параллельного блока 8 компараторов, который формирует четыре младших разряда кода. Второй параллельный блок компараторов включает два допол нительных компаратора 9 и 10, сигнал на выходах которых появляется при превЫшении разностным сигналом с выхода блока 5 вычитания границ дика- . мического диапазона второго параллельного блока 8 компараторов. В этом случае выходной код АЦП корректируется на шаг младшего разряда путем добавления или вычитания "1" из кода четырех старших разрядов, за. писанных в арифметическом блоке 6, и инвертирования младших разрядов на выходах второго параллельного блока 8 компараторов. Таким образом, полностью корректируются ошибки, не превышающие один шаг младшего разряда АЦП.

1027814

Коррекция ошибок, превышающих эту величину, производится следующим.образом.

Смещение диапазона изменения зна. чений разностного сигнала на sxo- 5 де второго параллельного блока 8 компараторов относительно динамического диапазона последнего приводит к различной вероятности появления импульсов на выходах дополнительных компараторов 9 и 10. Сигналы с выходов этих компараторов через элементы 11 и 12 запрета поступают на входы соответствующих интеграторов 13 и 14, напряжения íà вы 15 ходах которых пропорциональны вероятности появления импульсов на выходах дополнительных компараторов 9 и 10, С выхода дополнительного блока 15 вычитания снимается сигнал, прапор- 20 циональный разности этих напряжений, который используется для восстановления симметрии диапазона изменения значений разностного сигнала от" носительно середины динамического 25 диапазона второго параллельного блока 8 компараторов. С этой целью он подается на дополнительный вход блока 5 вычитания. При симметрии диапазона изменения значений разност- З0 ного сигнала относительно середины динамического диапазона второго параллельного блока 8 компараторов, в случае их совпадения, импульсы на выходах дополнительных компараторов

9 и 10 отсутствуют.

При недопустимом превышении диапазоном изменения значений разностного сигнала динамического диапазона второго параллельного блока 8 компараторов, на выходах обоих допол нительных компараторов 9 и 10 с одинаковой вероятностью появляются импульсы. Эти импульсы с выходов одного из дополнительных компараторов 9 или 10, например компаратора

10, через элемент 12 запрета подаются на интегратор 14, напряжение на выходе которого пропорционально вероятности появления импульсов на его входе, Это напряжение исполь50 зуется для подстройки динамического диапазона. второго параллельного блока 8 компараторов в соответствии с диапазоном изменения значений разностного сигнала на его входе, При . превышении размаха входного сигнала

АЦП номинального значения в процессе автоматического регулирования усиления усилителя 1 возможно ограничение входного сигнала в первом параллельном блоке 3 компараторов, приводящее к ограничению разностного сигнала во втором параллельном блоке 8 компараторов и появлению импульсов на выходах дополнительных компараторов 9 и 10. Это может привести к нежелательному изменению сигналов управления на дополнительных входах блока 5 вычитания и второго параллельного блока 8 компараторов, С целью исключения этого явления, в первый параллельный блок

8 компараторов введены два дополнительных компаратора 17 и 18 (аналогично двум дополнительным компараторам 9 и 10 во втором параллельном блоке 8 компараторов), При ограничении входного аналогового сигнала на их выходах возникают импульсы, которые обьединены элементом ИЛИ 19 и подаются на управляющие входы обоих элементов 11 и 12 запрета. Таким образом, в этом случае импульсы с выходов дополнительных компараторов 9 и 10 не проходят на входы интеграторов 13, 14 и 16, и ложной коррекции погрешности преобразования не происходит.

Если выбрать постоянную времени интегратора 20 малой, значительно меньшей постоянной времени интеграторов 13, 14 и 16, то время автоматического регулирования коэффициента усиления регулируемого усилителя l, время, в течение которого происходит ограничение сигналов в первом и втором параллельных блоках компараторов, а следовательно, и величина сигналов ложной коррекции -на дополнительных входах блока 5 вычитания и второго параллельного блока

8 компараторов будут малыми. В этом случае ошибкой преобразования, вызванной ложной коррекцией, вследствие ее малости можно пренебречь. Тогда возможно исключение из схемы АЦП эле ментов 11 и 12 запрета.

Для устойчивости работы цепи компенсации погрешности преобразования необходимо иметь постоянную време-,. ни интегратора 1 6, большуюпостоянной времени интеграторов13 и14. Тогда при . возникновении одновременно ошибок смещения и согласования диапазонов обеспечивается регулирование динамического диапазона второго параллель1027814

Составитель В.Солодова

Редактор А. Власенко Техред Т;Иаточка Корректор В.Гирняк

Заказ 4754/58 Тираж 93б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,.Ж-35, Раушская наб., д. "/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

7 ного блока 8 компараторов после окончания компенсации смещения.

Технико-экономический эффект заключается в том, что. вновь введенные элементы и связи позволяют изменять динамический диапазон входного сигна ла, поступающего на первый параллель ный блок 8 компараторов так, что он всегда меньше или равен динамическому диапазону первого. параллельного блока компараторов, Поэтому при работе. АЦП отсутствуют ошибки; преобразования, связанные с ограничением сигнала в первом параллельном блоке .компараторов. Кроме того, ошибки преобразования, превышающие один шаг квантования,вне зависимости от величины входного сигнала ЙЦП, уменьшаются до ошибок, не превышающих один шаг квантования. Эти ошибки, в свою очередь, корректируются с помощью до5 полнительных компараторов и арифметического блока. Таким образом, в устройстве достигается уменьшение по грешности аналого".цифрового преобразования и обеспечивается высокая

10 стабильность характеристик в процессе эксплуатации без проведения ручных регулировочных операций-, что позволяет повысить устойчивость к воздействию дестабилизирующих факто"

>5 роа и эксплуатационные характеристики. аппаратуры цифрового телевидения.