Устройство для ввода информации

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее последовательно соединенные блок считывания, блок усилителей, первый формирователь импульсов и блок буферной памяти,входы блока считывания являются входами устройства, второй формирователь импульсов , выход которого соединен с другим входом блока буферной памяти, одни выходы которого являются выходами устройства, отличающеес я тем, что, с целью повышения надежности и упрощения устройства, оно содержит элементы ИЛИ-НЕ н 2И-НЕ, выход которого соединен с входом второго фОЕЧлирователя импульсов, первый вход элемента 2И-НЕ соединен с выходСм элемента ИЛИ-НЕ, а второй вход соединен с другим выходом блока буферной памяти, входы элемента ИЛИ-НЕ соединены с выходами первого формирователя импульсов. .§ W с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

9(51) С 06 F 3 0 6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н. ABTOPGHOMY СВИДЕТЕЛЬСТВУ.. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3317085/18-24 (22) 13.07.81 (46) 30.07.83. Бюл. 9 28 (72) М.P. Алфеев, Б.Г. Лепехин, В.И. Решетников, A.À. Смирнов и Б.И. Ткач . (53) 681.327.11(088.8) (56) 1. Авторское свидетельство СССР9 529455, кл. G 06 F 3/06, 1975 (прототип) (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРИЗЩИИ, содержащее последовательно соединенные блок считывания, блок усилителей, первый Формирователь им-: пульсов и блок буферной памяти, входы блока считывания являются входами

„„SU„„1032446 А устройства, второй формирователь импульсов, выход которого соединен с другим входом блока буферной памяти, одни выходы которого являются выходами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности и упрощения устройства, оно содержит элементы ИЛИ-НЕ и 2И-НЕ, выход которого соединен с входом второго Формирователя импульсов, первый вход элемента 2И-НЕ соединен с выходсм элемента ИЛИ-НЕ, а второй вход соединен с другим выходом блока буФерной памяти, входы элемента ИЛИ вЂ  соединены с выходами первого формирователя импульсов.

1032446

Изобретение относится к цифровой вычислительной технике и может быть применено для ввода информации с внешних запоминающих устройств в электронную вычислительную машину.

Известно устройство, содержащее блок считывания, соединенный с блоком усилителей, группу элементов И, подключенную к блоку буферной памяти, соединенному с блоком управления, блок синхронизации, блок формирования кодовых импульсов, входы которого соединены с выходами блока усилителей, а выходы - с одними иэ входов группы элементов И, элемент задержки и блок стробирования, вход которого соеди- 15 нен с элементами задержки, а выход— с другими входами группы элементов И и с входом блока управления (1) .

Недостатком известного усрройства является невысокая надежность, а использование блока синхронизации, блока стробирования, элемента задержки и группы элементов И усложняет, удорожает устройство, Цель изобретения — упрощение устройства и повышение его надежности.

Указанная цель достигается тем, что устройство, содержащее последовательно соединенные блок считывания, блок усилителей, первЫй формирователь импульсов и блок буферной памяти, входы блока считывания являются входами устройства, второй формирователь импульсов, выход которого соединен с другим входом блока буферной памяти, одни выходы которого являют- З5 ся выходами устройства, содержит элементы ИЛИ-НЕ и 2И-НЕ, выход которого соединен с входом второго формирователя импульсов, первый вход элемента 2И-НЕ соединен с выходом 40 элемента ИЛИ-НЕ, а второй вход соединен с другим выходом блока буферной памяти, входы элемента ИЛИ-HE соединены с выходами первого формирователя импульсов. 45

На фиг. 1 представлена структурная схема устройства; на фиг.2 диаграмма его работы, Устройство содержит блок 1 считывания блок 2 усилителей, формирователи Зу — 3 импульсов, блок 4 буферной памяти, блок 5 управления,элемент ИЛИ-НЕ б и элемент 2И-НЕ 7.

Устройство работает следующим образом.

Сигналы, считанные блоком 1 ачиты-55 вания, по И (на фиг.1 показано И =3) шинам поступают на входы блока 2 усилителей. С выходов блока 2 усилителей сигналов поступает на входы формирователей 3 - 3 кодовых импульсов 60 по длительности. Формирователи 3 кодовых импульсов формируют прямоугольные кодовые сигналы, длительность которых выбирается таким образом, чтобы кодовый импульс (фиг. 2д), максимально опережающий синхроимпульс, поступающий с блока 1 считывания, через блок 2 усилителей и через формирователи 3 (фиг.26), своим задним фронтом надежно перекрывал передний фронт кодового импульса (фиг ° 2о), максимально отстающего от синхроимпульса (фиг.28), С выходов формирователей 3 кодовых импульсов сформированные кодовые сигналы и синхросигнал поступают на единичные входы триггеров блока 4 буферной памяти и запоминаются в нем.

Кроме того, кодовые сигналы формирователей 3 кодовых импульсов поступают на входы элемента ИЛИ-НЕ б, На входы логического элемента ИЛИ-НЕ б из формирователей 3 кодовых импульсов поступают кодовые сигналы. На выходе логического элемента ИЛИ вЂ  б, соединенного с одним из входов логического элемента 2И-НЕ 7, появляется сигнал отрицательной полярности,равный по длительности времени от переднего фронта кодового сигнала (фиг.20), максимально опережающего синхроимпульс (фиг ° 23), до заднего фронта кодового сигнала (фиг,2И), максимально отстающего от синхросигнала (фиг.28).

На второй вход логического элемента

2И-HE 7 подается разрешающий положительный сигнал, поступающий с выхода блока 4 буферной памяти. Разрешающий сигнал из блока 4 буферной памяти берется с единичного плеча триггера, на единичный вход которого из формирователей 3 кодовых импульсов посту1пает синхроимпульс. Это необходимо для того, чтобы не было ложного появления сигнала на выходе элемента

2И-НЕ 7 ° После окончания госледнего из кодовых сигналов, поступающих на входы логического элемента ИЛИ-НЕ б

1 на выходе элемента. 2И-HE 7 появляется отрицательный перепад. С выхода элемента 2И-НЕ 7 он поступает на вход блока 5 управления. В блоке 5 управления из отрицательного перепада формируются задержанные импульсы, которые используются, например, для перераспределения информации., приведения блока 4 буферной памяти в исходное состояние и т.д. Эти импульсы с блока 5 управления поступают в блок 4 буферной памяти.

Таким образом, введдение в устройство ввода информации элементов

ИЛИ-НЕ и 2И-НЕ упрощает устройство, повышает надежность, уменьшает габариты и удешевляет его выпуск в производств е.

1032446

Составитель -Н. Панфилов

Редактор A. Ворович Техред A.Áàáèíåö Корректор A. Повх

«

Заказ 5401/52 Тираж 706 Под лис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская. наб., д. 4/5

Филиал ППП Патент, г. ужгород, ул. Проектная, 4