Преобразователь прямого кода в обратный

 

1, ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ОБРАТНЫЙ, содержагадй И -разрядный регистр, информационные входы которого являются входами преобразователя , распределитель импульсов, блок приведения кодов Фибоначчи к минимальной форме, управляющий вход которого соединен с первым выходом распределителя импульсов, о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия и упрощения в него введены группа из (n-D-ro элемента И и блок определения старшего разряда, вход сброса которого соединен с вторым выходом распределителя импульсов и первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами (h-1) младших разрядов Л1 -разрядного регистра, выход старшего разряда когторого соединен с входом установки блока определения старшего разряда, .тактовый вход которого соединен с первым выходом распределителя импульсов , первый и второй информационные входы блока определения старшего разряда соединены соответственно с выходами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, а выходы являются информационными выходами преобразователя, знаковый выход которого соединен с выходом знака блока определения старшего разряда , выход коррекции которого соединен с вторыг и информационными входами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме. § 2. Преобразователь по п. 1, о тличающийся тем, что в нем блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входы которых являются соответственно тактовым и установочным входами блока определения старшего разряда, знаковый выход которого соединен с выходом триггера, вход сброса которого является входом сброса блока определения старшего разряда, первый и второй информацией ные входы которого соединены соответственно с вторым и третьим входами первого элемента И, выход которого является выходом коррекции блока определения старшего разряда и соединен с вторым входом второго элемента И, выход которого соединен с установочным входом триггера.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

ГЕСПУБЛИН (lBISU(Ill

ЮП GO6F 500

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОсудАРстВенный номитет сссР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3417597/18-24 (22) 05.04.82 (46) 30.07,83. Бюл. Р 28 (72) В.П. Лачугин, И.A. Баранов, Г.В. Кремеэ и В.В. Роэдобара (53) 681,325(088.8) (56) l. Папернов A.A. Логические основы ЦВТ. М., Советское радио, 1972, с. 162-163.

2. Авторское свидетельство СССР

9 662931 кл, G 06 F 5/00, 1976 (прототип).

3. Авторское свидетельство СССР

9 662930(кл. G 06 F 5/00, 1976 (54 ) (57 ) 1 . ПРКОБРАЗОВАТКЛЬ ПРЯМОГО

КсдЛ В ОВРАТНЫВ, содержащий И. -раз" рядный регистр, информационные входы которого являются входами преобразователя, распределитель импульсов, блок приведения кодов фибоначчи к минимальной форме, управляющий вход кото- рого соединен с первым выходом распределителя импульсов, о т л и ч а юшийся тем, что, с целью повышения быстродействия и упрощения в него введены группа из (Л-1)-го элемента И и блок определения старшего разряда, вход сброса которого соединен с вторым выходом распределителя импульсов и первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами (Ь-1) младших разрядов )П -разрядного регистра, выход старшего разряда которого соединен с входом установки блока определения старшего разряда, тактовый вход которого соединен с первая выходом распределителя импульсов, первый и второй информационные входы блока определения старшего разряда соединены соответственно с выходами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответст— венно с выходами элементов И группы, а выходы являются информационными вы ходами преобразователя, знаковый выход которого соединен с выходом знака блока определения старшего разряда„выход коррекции которого соединен с вторыми информационными входами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что в нем блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входы которых являются соответственно тактовым и установочным входами блока определения старшего разряда, знаковый выход которого соединен с выходом триггера вход сброса которого является входом сброса блока определения старшего разряда, первый и второй информацион ные входы которого соединены соответственно с вторым и третьим входам первого элемента И, выход которого является выходом коррекции блока определения старшего разряда и соединен G вторым входом второго злемен та И, выход которого соединен с установочным входом триrгера.

1032448

Изобретение относится к автоматике и вычислительной технике и может быть использовано в процессорах отказоустойчивых вычислительных систем.

Известен преобразователь прямого дноичного кода в обратный, содержащий регистр, единичные входы и инверсные выходы которого являются соответственно входами и выходами устройства (1), Недостатком данного устройства янляется невозможность получения обратного .I -кода Фибоначчи из прямого -кода.

Наиболее близким к предлагаемому по технической сущности является пре-)5 обраэонатель прямого кода в обратный, содержащий м -разрядный регистр,первый и второй блоки приведения р -кодов Фибоначчи к минимальной форме и распределитель импульсон, причем еди gp

Ничные выходы регистра соединены с информационными входами первого лоКа приведения, младшие (и-p) иннерсМые информационные выходы первого блока приведения соединены с младши- yg ми (И-p) входами второго блока приведения, первый и второй ныходы распределителя импульсон соединены соответственно с управляющими входами первого и второго блоков приведения 1.?), Недостатком данного устройства являются большие временные и аппаратурные затраты для преобразования прямого 3 -кода Фибоначчи в обратный

3-код что связано с осуществлением сначала полной развертки исходного прямого 3 -кода в первом блоке нриведения, а затем осуществлением инвертирования (И-1) младших раэрядон и передачей полученного кода во второй блок приведения, где происхо- 40 дит его свертка °

Цель изобретения - повышение быстродействия и упрощение преобразователя.

Поставленная цель достигается тем, что в преобразователь прямого кода н обратный, содержащий И -разрядный регистр, информационные входы которого являются входами преобразователя, распределитель импульсов, блок приведения кодов Фибоначчи к минимальной форме, управляющий вход которого соединен с перным выходом распределителя импульсов, введены группа иЗ (ю-1)-го элемента И и блок определения старшего разряда, вход сброса которого соединен с вторым

sыходом распределителя импульсов и первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами (И-1) млад

Ших разрядов И -разрядного регистра, выход старшего разряда которого соединен с входом установки блока определения старшего разряда, тактовый вход которого соединен с первым выходом распределителя импульсов, первый и нторой информационные входы блока определения старшего разряда соединены соответстненно с выходами двух старших разрядов блока приведения родов Фибоначчи к минимальной форме, п ерн ые информационные в ходы которого соединены соответственно с rûõîäàìè элементов И группы, а выходы являются информационными выходами преобразователя, энаконый ныход которого соединен с выходом знака блока определения старшего разряда, нь:ход коррекции которого соединен с вторыми информационными входами двух старших разрядов блока приведения кодов Фибоначчи к минимальной форме.

Кроме того, блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входы которых являются соответственно тактовым и установочным входами блока определения старшего разряда,знаковый выхоц которого соединен с выходом триггера, вход сброса которого является входом сброса блока определения старшего разряда, первый и второй информационные входы которого соединены соответственно с вторым и третьим входами первого, элемента И выход которого является выходом коррекции блока определения старшего разряда и соединен с вторым входом второго элемента И, выход которого соединен с установочным входом триггера, На чертеже приведена блок- схема преобразователя.

Преобразователь содержит И -разрядный регистр 1, блок 2 приведения кодов Фибоначчи к минимальной форме, группу 3 элементов И, распределитель 4 импульсов, .блок 5 определения старшего разряда, который содержит триггер б и элементы И 7 и 8, Регистр 1 предназначен для приема прямого J -кода Фибоначчи, подлежащего преобразованию в обратный 3 -код, и выдачи инверсных значений принятого кода через элементы И группы 3 на нходы блока 2 приведения кодов Фибоначчи к минимальной форме, который предназначен для осуществления операций свертки ) -кодов и содержит (И-1) схем свертки 533.

Распределитель 4 импульсов пред" назначен для управления работой преобразователя.

Блок 5 определения старшего разряда позволяет определить значение старшего разряда обратного 3-кода

Фибоначчи на основании анализа содержимого двух старших разрядов блока 2 и старшего разряда регистра 1.

Он состоит из триггера 6 и элементов

И7и8.

1032448 нулевое состояние. Если при этом с инверсного выхода старшего раэояда регистра 1 на вход элемента И 8 поступает единичный сигнал, то одновре.менно происходит установка в единичное состояние триггера 6 узла определения старшего разряда. Если же с инверсного выхода старшего разряда регистра 1 снимается нулевой сигнал, то триггер 6 остается в нулевом

10 состоянии.

После окончания переходных процессов на выходе триггера б блока 5 определения старшего разряда полу

15 чают значение старшего (k-го) разряда, а на инФормационных выходах блока 2 - значения (k-l) младших разрядов обратного 3 -кода Фибоначчи.

Работа преобразователя поясняется д двумя .примерами, в которых прямые -коды отличаются значением старших разрядов.

l3 8 5 3 2 1 1

А) Вес разряда

Исходный код 18 1 0 1 0 0 0 0

Выход регистра 0 1 0 1 1 1 1

Работа блока 2 - 1 1 0 0 1 1

0 0 0 1 0 0

Обратный код 0 0 0 0 1 0 0

13 8 5 3 2 1 l

В) Вес разряда

Исходный код 3 0 0 0 1 0 0 0

Выход регистра 1 1 1 0 1 1 1

0 0 1 0 0 1

0 0 1 0 1 0

1 0 0 1 0 1 0

Работа блока 2

Обратный код. Таким образом, в преобразовании прямых «)-кодов Фибоначчи в обратные

В прототипе участвуют два блока приведения, причем время преобразования 45

T определяется выражением

ТИ р с где t. — время осуществления развертки ) -кода; 50

- время осуществления свертки

Д- кода.

В предлагаемом устройстве для преобразования кодов необходим только один блок приведения, а время

Преобразователь работает следующим образом, Исходный прямой .) -код Фибоначчи поступает в И -разрядный регистр l.

По первому управляющему сигналу от распределителя 4 импульсов, поступающему на элементы И круппы 3, осуществляется выдача в соответствующие разряды .блока 2 инверсных значений И-1) младших разрядов регистра 1 и одновременно устанавливается в нулевое значение триггер б блока

5 определения старшего разряда. По второму сигналу от распределителя

4 импульсов, поступающему на тактовый вкод блока 2, происходит свертка

3-хода.

Если при этом выходы двух старших разрядов блока 2 оказываются в единичном состоянии, то. тот же сигнал от распределителя 4 импульсов через элемент И 7, поступив на входы данных разрядов, устанавливает их в преобразования Т определяется выражением

И 4

Т Л где . - время осуществления свертки

С

3-кода.

Таким образом, в предлагаемом устройстве по сравнению с прототипом в два раза снижены аппаратурные эат1раты, а время преобразования кодов уменьшено в К раз, где и р+ с

К= ти1 С

1032448

Тираж 706 Подписное

ВНИИПИ Государственного комитета СССP по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

В»ФВ

Филиал ППП Патент, г. ужгород, ул. Проектная, 4

Заказ 5401/52

Составитель М. Аршавский

Редактор А. Ворович Техред T,Èàòo÷êà КоРРектоР А. Повх