Устройство для управления силовыми транзисторами источника вторичного электропитания

 

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ СИЛОВЫМИ ТРАНЗИСТОРАМИ ИСТОЧНИКА ВТОРИЧНОГО ЭЛЕКТЮПИТАНИЯ, содержащее генератор, формирователь длительности паузы, счетный триггер, широтнс-импульсный модулятор с управляющим и синхронизирующим входами и внешним .кон денсатором, выходом подключенный к объединенным первым входам двух элементов И, вторые входы которых соединены с соответствующими выходами счетного триггера, а каждый выход элементов И через усилитель подключен к выходным выводам устройства , уси . литель сигнала ошибки, имеющий ршрав)ляющий вход и входы коррекций и подключения опорного напряжения, выходотл подключенный к управляющему входу широтно-импульсного модулятора, отличающееся тем, что, с целью увеличения быстродействия, оно снабжено буферным усилителем, имеющим вход блокировки, причем буферный усилитель ключен между генератором и формирователем длительности паузы, выход форад .мирователя длительности паузы подключен к синхронизирующему входу ыиротно-импУ71ьсного модулятора и входу счетного триггера.

СОЮЗ СОВЕТСКИХ

М

РЕСПУБЛИК

„„SU„„1032589

ЗЫБИ

Н ABTGPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3317504/24-07 (22 ) 15 ° 07. 81 (46) 30.07.83. Бюл.928 (72) В.И. Курашов, В.И. Рыбальченко, С.А, Семенов и О.Л. Крамаренко (53) 621.316.727(088.8) (56 ) 1. Полянин К.П. Полупроводниковые интегральные микросхемы электропитания аппаратуры.- В Сб.: Электронная техника в автоматике, вып.19, M., "Советское радио ", 1978, c .42-44.

2. "Электроника", 1977, 93, с.52-54. (54) (57) 1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

СИЛОВЫМИ ТРАНЗИСТОРАМИ ИСТОЧНИКА ВТОРИЧНОГО ЭЛЕКТРОПИТАНИЯ, содержащее генератор, формирователь длительности паузы, счетный триггер, широтно-импульсный модулятор с управляющим и синхрониэирующим входами и внешним кон денсатором, выходом подключенный к объединенным первым входам двух эле» ментов И, вторые входы которых соединены с соответствующими выходами счетного триггера, а каждый выход элементов И через усилитель подключен к выходным выводам устройства., усилитель сигнала ошибки, имеющий управ ляющий вход и входы коррекций и йодключения опорного напряжения, выходе"Л подключенный к управляющему входу широтно-импульсного модулятора, о т л ич а ю щ е е с я тем, что, с целью увеличения быстродействия, оно снабжено буферным усилителем, имеющим вход блокировки, причем буферный усилитель включен между генератором и формирователем длительности паузы, выход фор@ мирователя длительности паузы подключен к синхронизирующему входу широт- / но-импуЛьсного модулятора и входу счетного триггера.

1032589 теризуется повышенной мощностью, что связано с высоким напряжением питания схемы.

Цель изобретения — увеличение быстродействия и уменьшение рассеиваемой мощности.

Поставленная цель достигается тем, что устройство снабжено буферным усилителем, имеющим вход блокировки, причем буферный усилитель включен между генератором и фДП, выход ФДП подключен к синх зонизирующему входу

ШИК и входу счетного триггера.

ШИЛ выполнен по схеме двухкаскадного усилителя, содержащего два транзистора v-р-и-типа и трачзистор р-n-ртипа, причем эмиттеры п-р-п-транз исто. ров соединены с общей шиной, коллектор первого n — р - и -транзистора подключен к базе второго и через резистор к шине питания, а коллектор второго и- р — n -транзистора соединен с выходом ШИК и через второй резистор — c шиной питания, база первого и- ь-и -транзистора подключена через внешний конденсатор к синхронизирующему входу ШИИ и через третий резистор к шине питания и к коллектору транзистора ь- n— - p -типа, эмиттер, которого через четвертый резистор соединен с шиной питания, а база подключена к управляющему входу ШИИ.

На чертеже представлена функциональная схема устройства.

Устройство содержит генератор 1, буферный усилитель 2, формирователь

3 длительности паузы, широтно-импульс ный модулятор 4, конденсатор 5, резис тор б, транзистор 7, огра :,чивающий резистор 8, двухкаскадный. усилитель, содержащий резистор 9 и тргнзис-.ор

10 резистор 11 и транзистор 12, счетный триггер 13, элементы И 14 " 15, усилители 16 и 17,"ус;..::Итель 18 сигнала ошибки.

Устройство рабо::c.ò следующ;м образом.

Изобретение относится к электроri ехнике, в частности к устройствам

I для управления транзисторными преобразователями, и может быть использзвано для управления транзисторами 5 вторичных источников питания.

Известно устройство для управления транзисторами импульсных источников питания, выполненное в виде интеграль. ной схемы, содержащее широтно-импульс )Q ный модулятор (ШИМ ) и выходной усилитель (1 j, Недостатком устройства является невысокое быстродействие и большая потребляемая мощность.

Наиболее близким к предлагаемому

ПО тЕХНИЧЕСк и СУЩНОСТИ ЯВЛЯЕТСЯ УСТройство для управления транзисторами, содержащее генератор, формирователь длительности паузы (ФДП ), счетный триггер, широтно-импульсный модулятор (ШИМ ) с управляющим и синхронизирующим входами и внешним конденсатором, выходом подключенный к объединенным первым входам двух элементов И,вторые входы которых соединены с соответст-. вующими выходами счетного триггера, а каждый выход элементов И чере" усилитель подключен к внешним клеммам устройства, усилитель сигнала ошибки, имеющий управляющий Вход и входы ЗО коррекции и подачи опорного напряжения, выходом подключенный к управляющему входу ШИМ (2 ).

Недостатком известного устройства является то, что максимальная 35 частота работы устройства ограничена 100 кГц. Это объясняется тем, что широтно-импульсная модуляция

El данной схеме осуществляется путем сравнения на компараторе пилообразно 4п го сигнала треугольной формы с постоянным уровнем управляющего напряжения. Ограничение рабочей частоты вызвано низким быстродействием аналоговых устройств, входящих в состав схемы. Кроме того, устройство харак2, Устройство по п,1, о т л и ч а ю щ е е с я тем, что, с целью уменьшения рассеиВаемой мощности„ широтно-импульсный модулятор выполнен по схеме двухкаскадного усилителя, содержащего два транзистора и -р- и -типа, транзистор р -н — р -типа и четыре резистора, причем эмиттеры и-р- и— транзисторов соединены с общей шиной, коллектор первого и -р-п -транзистора

Подключен к базе второго и через первый резистор к шине питания, а кол-. лектор второго h -p-и -транзистора сое дине н с ВыхОдОм ширОтнО импульсного модулятОра и через Второй ре з ис тО р с шиной питания, база первого п- р-итранзистора подключена через внешний конденсатор к синхронизирующему входу широтно-импульсного модулятора и через третий резистор к шине питаг ния и к коллектору транзистора р- -р-, типа1 эмиттер которого через четвертый резистор соединен с шиной питания, а база подключена к управляющему

Входу широтно-импульсного модулятора.

1032589

Составитель В. Бунаков

Редактор Н. Стащишина Техред T.Ôàíòà . КорректорС. Шекмар

Заказ 5418/59 Тираж 687 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35., Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

При подаче питания начинает работать генератор 1, формируя импульсы прямоугольной формы, близкой к меандру, С целью повышения быстродействия в качестве генератора в предлагаемом устройстве использована схема мультивибратора с одним конденсатором, развязанного буферным усилителем 2 от последующих каскадов схемы. Одновременно буферный усилитель осуществляет запрет прохождения сигнала генератораЛО если на вход "БЛ" подается соответствующая команда. Сигнал с выхода буферного усилителя 2 поступает на вход последовательно включенного с ним формирователя 3 длительности паузы. Выходной сигнал ФДП 3 представляет собой последовательность импульсов поло. жительной полярности, длительность которых определяет время гарантированной паузы при переключении силовых транзисторов. Последовательное включение генератора 1, буферного усилителя 2 и формирователя 3 длительности паузы позволяет существенно упростить функциональную схему устройства, в частности свести число входов элементов И до двух (в схеме устройства про. тотипа элемент H имеет четыре входа ), и упростить связи между каскадами.

Сигналом с выхода формирователя

3 осуществляется запуск широтно-импульсного модулятора 4 и счетного триггера 13, выполняющего функцию фазорасщепителя. На управлякщий вход

"Упр" широтно-импульсного модулятора

4 подается управляющее напряжение 35 с выхода усилителя 18 сигнала ошибки. Этот усилитель осуществляет сравнение сигнала обратной связи, посту пающего на его вход"О„„ "с эталонным напряжением, которое поступает на 4О его вход " Uoä и усиление разностного сигнала, являющегося сигналом ошибки. На вход "Кор" усилителя

18 подключаются элементы .корректирующего звена, обеспечивающего устойчи- 45 вость работы устройства. На выходе широтно-импульсного модулятора 4 формируется сигнал, длительность которого пропорциональна сигналу ошибки.

Выходной сигнал ШИМ подается на входы элементов И 14 и 15, на другие входы которых поступает сигнал с соответствующего плеча счетного триггера 13.

На выходах элементов И формируются сдвинутые на половину периода импульс.ные сигналы, длительность которых равна длительности сигнала MHM. Выходные сигналы с элементов И поступают на входы усилителей 16 и 17 мощности, а с выхода этих усилителей на выходные выводы устройства. Сигналы, снимаемые с выходных выводов "Вых 1" и "Вых 2", служат для управления силовыми транзисторами источника питания.

Предлагаемое устройство функционально проще прототипа и в то же время обладает большим быстродействием.

Более высокое быстродействие устройства достигнуто за счет использования в качестве задающего генератора мультивибратора, работоспособность которого, как правило, обеспечивается по крайней мере до 5-10Мгц, применении в качестве схемы запуска ШИМ формирователя длительности паузы, обеспе чивающего короткие положительные импульсы запуска ШИМ на высоких частотах и применении быстродействующей схемы ШИМ.

В предлагаемом устройстве работа

ШИМ основана на быстром заряде конденсатора 5 до напряжения Е за время длительности положительного импульса на выходе Фдп 3 и разряде этого конденсатора током, определяемым перестраиваемым генератором тока, состоящим из транзистора 7 p-n-p -типа и резистора 6. Во время действия запускающего импульса с выхода ФДП транзистор 10 всегда открыт, а транзистор

12 закрыт, что приводит к блокировке управляемых от устройства силовых транзисторов.

Устройство предназначено для реализации его в виде интегральной схемы. Поэтому очень важным является снижение рассеиваемой в кристалле мощности, что достигается за счет уменьшения напряжения питания до

2,5 В. Возможность надежного функционирования устройства при пониженном напряжении питания достигнуто благодаря использованию в схеме

ШИМ и ФДП сочетания p-a-р и о-р-и транзисторов, обеспечивающих малое суммарное падение напряжения на переходах в насыщенном состоянии.

Таким образом, предлагаемое устройство позволяет повысить максимальную частоту переключения транзисторов источников питания и снизить рассеиваемую кристаллом мощность до

40 мВт и менее.