Параметрический импульсный стабилизатор постоянного напряжения

 

ПАРАМЕТРИЧЕСКИЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ по авт. св. 935929, о т л и ч а ю щ и и с я тем, что, с целью увеличения функциональных возможностей , путем расширения диапазона стабилизации, связь выхода первого триггера с одним входом логического элемента, в качестве которого используется первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена 0-триггер , счетный вход которого подключен к неинвертирующему выходу первого триггера, а связь второго входа второго триггера с выходом компаратора выполнена через второй .логический элемент ИСКЛЮЧАКВДЕЕ ИЛИ, причем другой вход второго логического элемента ИСКЛЮЧ ШЩЕЕ ИЛИ подсоединен к выходу D-триггера, а выход подключен к R-входу второго триггера , вход ключевого транзистора подсоединен к О-входу О-триггера. со ел сл х :о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) Oll:

3(5П G 05 F 3/08 у л.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (61 ) 935929 (21) 3409674/24-07 (22) 23.03.82 (46) 15.08.83. Бюл. 9 30 (72) А.Б. Смирнов и Б ° А. Игнатьев (53) 621.316.722.1(088.8) (56) 1. Авторское свидетельство СССР

Р 935929- > кл. G 05F 3/08, 1980. (54 ) (57 ) ПАРАМЕТРИЧЕСКИЙ ИМПУЛЬСНЫЙ

СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ по авт. св. Р 935929, о т л и ч аю шийся тем, что, с целью увеличения функциональных возможностей, путем расширения диапазона стабилизации, связь выхода первого триггера с одним входом логическо-го элемента, в качестве которого используется первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена через 0-триггер, счетный вход которого подключен к неинвертирующему выходу первого триггера, а связь второго входа второго триггера с выходом компаратора выполнена через второй логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем другой вход второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подсоединен к выходу D-триггера, а выход подключен к R-входу второго триггера, вход ключевого транзистора подсоединен к D-входу О-триггера.

1035593

Изобретение относится к электротехнике, а именно к промышленности средств связи, и может быть использовано при построении универсальных высокостабильных вторичных источников питания радиоэлектронной аппа- 5 ратуры, например телевизионной.

По основному авт. св. Ð 935929 известен параметрический импульсный стабилизатор постоянного напряжения, содержащий последователь- Я но соединенные и включенные в силовую шину ключевой транзистор и дроссель LCD-фильтра, конденсатор которого соединен с выводами для подключения к нагрузке, интегратор, один вход которого соединен с общей точкой ключевого транзистора и дросселя LCD-фильтра, другой вход — с источником опорного напряжения, компаратор, задающий генератор, два триггера и логический элемент.

Один вход компаратора соединен с источником опорного напряжения, другой вход - с выходом интегратора.

Выход задающего генератора соединен с входом первого триггера, выход 25 которого соединен с входом второго триггера и одним из входов логического элемента. Другой вход логического элемента соединен с выходом второго триггера, второй вход которо- 3{}

rq соединен с выходом компаратора.

Выход логического элемента подключен к входу ключевого транзистора j1).

Недостатком этого стабилизатора является узкий диапазон стабилиза- З5 ции выходного напряжения. Это обусловлено тем, что для устойчивой работы стабилизатора длительность времени от начала каждого периода до момента срабатывания компаратора ограничена на уровне половины периода. Поэтому стабилизатор может работать или только при выходном напряжении меньше, чем половина входного, или, соответственно, больше. 45

Цель изобретения †увеличение функциональных возможностей путем расширения диапазона стабилизации.

Поставленная пель достигается тем, что в параметрическом импульс- 5П ном стабилизаторе постоянного напряжения по авт. св. 9 935929, содержащем последовательно соединенные и включенные в силовую шину ключевой трайзистор и дроссель 55

LCD-фильтра, конденсатор которого соединен с выводами для подключения к нагрузке, интегратор, один вход которого соединен с общей точкой ключевого транзистора и дросселя LCD-фильтра, другой вход с источником опорного напряжения, компаратор, один вход которого соединен с источником опорного напряжения, а другой вход — c выходом интегратора, последовательно сое- 65 диненные задающий генератор и первый триггер, второй триггер и логический элемент, причем выход первого триггера соединен со счетным входом второго триггера и одним входом логического элемента, другой вход логического элемента соединен с выходом второго триггера, второй вход которого соединен с выходом компара тора, а выход логического элемента подключен к входу ключевого транзистора, указанная связь выхода первого триггера с одним входом логического элемента, в качестве которого используется первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена через D-триггер, счетный вход которого подключен к неинвертирующему выходу первого триггера, а связь второго входа второго триггера с выходом компаратора выполнена через второй логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем другой вход второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ Подсоединен к выходу

0-триггера, а выход подключен к

R-входу второго триггера, вход ключевого транзистора подсоединен к

0-входу О-триггера.

На фиг. 1 изображена структурная схема параметрического импульсного стабилизатора постоянного напряжения, на фиг. 2 — диаграммы при выходном напояжении стабилизатора меньше половины вхрдного; на фиг.3. диаграммы напряжений при выходном напряжении больше половины входного напряжения.

Параметрический импульсный стабилизатор постоянного напряжения (фиг. 1 ) содержит последовательно < соединенные и включенные в силовую шину ключевой транзистор 1 и сглаживающий LCD-фильтр, состоящий .из диода 2, дросселя 3 и соединенного с выводами для подключения к нагрузке конденсатора 4. Общая точка ключевого транзистора 1 и дросселя 3 соединена с инверсным входом интегратора 5, выход которого соединен с одним из входов компаратора б.

Другой вход компаратора б соеди,нен с прямым входом интегратора 5 и источником опорного напряжения 7.

Задающий генератор 8, определяющий рабочую частоту стабилизатора, соединен со счетным входом первого триггера 9, инверсный выход которого подключен к счетному входу второго триггера 10. Прямой выход первого триггера 9 соединен со счетным входом

0-триггера 11, управляющего логическими элементами ИСКЛЮЧАЮЩЕЕ ИЛИ

12 и 13. Выход 0-триггера 11 подключен к одному из входов этих элементов. Второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 соединен с выходом компаратора 6, а" выход подключен к R-входу второго триггера

1035593

10. Второй вход второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 13 соединен с выходом второго триггера 10, а выход соединен с входом ключевого транзистора 1 и с 0-входом О-триггера 11. Счетные входы триггеров являются динамическими, т.е. триггеры изменяют свое состояние только в мо менты перепада потенциала на этих входах.

Стабилизатор работает следующим. образом.

Импульсы с выхода задающего генератора О1 (фиг. 2 и 3) с двойной рабочей частотой подаются на вход первого триггера 9. Импульсы с его инверсного выхода U с рабочей частотой и скважностью, равной двум, подаются на счетный вход второго триггера 10, в результате чего на . .его выходе появляются импульсы 0 управляющие ключевым транзистором

1 ° Напряжение с выхода ключевого транзистора подаются на вход интегратора 5 и вход -LCD-фильтра. В процессе интегрирования разности напряжения на входе интегратора

0Э и опорного 0О, напряжение на выходе интегратора 0р через некоторое время достигает 0 д, что вызывает срабатывание компаратора и возвращение второго триггера в первоначальное для каждого периода состояние. Далее процесс повторяется. Инвертирование сигналов с выхода второго триггера 0 и с выхода компаратора 0к осуществляется с помощью логических элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 13 по сигналу с выхода 0-триггера 11 - 03 . Переход стабилизатора из области, в коорой выходное напряжение мень4 ше.половины входного (фиг. 2> в область, в которой выходное напряжение больше половины входного (фиг. 3) осуществляется автоматически при переключении D-триггера 11, что позволяет стабилизировать выходное напряЖение во всем диапазоне изменения входного без каких-нибудь. дополнительных изменений в рассматриваемом устройстве. Для этого на

t0 счетный вход 0-триггера 11 подаются импульсы с прямого выхода пер вого триггера 9, à íà D-вход 0-триггера — с.выхода второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13.

При низком логическом уровне на выходе 0-триггера напряжение на входе ключевого транзистора 1 синфазно с напряжением на выходе второго триггера 10 U (фиг. 2). При высоком уровне напряжения на выходе

D-rgarrepa напряжение на входе ключевого транзистора противофазно напряжению 0 (фиг. 3). Аналогич-но, в зависимости от уровня напряжение на выходе 0-триггера, на

R-вход второго триггера поступает илн прямой, или инвертированный сигнал с выхода компаратора.

Применение предлагаемого стаби30 лиэатора в высокостабильных источниках питания обеспечивает умень шение потерь энергии в них, уменьшение их габаритов и веса. Указанные преимущества достигаются

35 эа счет повышения КПД высокосяабнльных источников питания вследствие использования в них предлагаемого стабилизатора, что становится возможным из-за расширения диапазона его стабилизации.

1035593

Юмам

ВНИИПИ Заказ 5832/49 Тираж 874 Подписное

Филиал ППП "Патент", г. Ужгород,ул.Проектная,4