Устройство для сопряжения двух вычислительных машин

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ : ДВУХ « ЧИСЛИТЕЛЬНЫХ МАШИН по авт. св. 955019, отличающееся тем, что, с целью повышения надежности, в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов, Или и четвертая схема сравнения, причем первый и второй вкоды четвертой схемы сравнения соединены соответственно с выходами первого и второго счетчиков сбоев, а первый и второй выходы - соответственно с первыми входами одиннадцатого и двенс(дцатого блоков элементов И, вторые входа которых соединены соответственно с первым и вторым вхо.п дами разрешения устройства, а выходы - соответственно с первым и вторым входами третьего блока элементов ИЛИ, выход которого является управляющим выходом устройства . (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19} (11) З(59 С 06Р 3/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfAO

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 г (61) 955019 (21) 3345003/18-24

{22) 12.10.81 . (46) 15.08.83. Бюл. 9 30 (72) В-.A.. Титов и h.Ë. Гайдуков (53 ) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Р 955019, кл. 6 06F 3/04, 15.01.81 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ДВУХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН по авт. св. 9 955019, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности, в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов.

ИЛИ и четвертая схема сравнения, причем первый и второй входы четвер. той схемы сравнения соединены соответственно с выходами первого и . второго счетчиков сбоев, а первый и второй выходы — соответственно с первыми входами одиннадцатого и двенадцатого блоков элементов и, вторые входы которых соединены соответственно с первым и вторым вхо ., дами раэрешения устройства, а выходы - соответственно с первым и вторым входами. третьего блока элементов ИЛИ, выход которого является управляющим выходом устройства.

1035596

Изобретение относится к вычислительной технике, и может. быть использовано для сопряжения двух

ЭВМ в вычислительных. системах.

tIo основному авт. св. 9 955019 известно устройство, содержащее первый и второй блоки элементов

И, первыми и вторыми входами под-ключенные соответственно к первым и вторым управляющим и разрешающим входам устройства, а выходами — соответственно к первым и вторым входам первой схемы сравнения, третий и четвертый блоки элементов

И, первые:входы которых соединены соответственно с адресными входами устройства, вторые входы — соответственно с первым и вторым выходами первого дешифратора, а выходы — соответственно с первым и вторым входами первого блока элементов ИЛИ, выходом подключенного к адресному входу оперативной памяти, выход которой соединен с информационными входами пятого и шестого блоков элементов И, вторые управляющие входы и выходы которых соединены соответственно с первыми и вторыми входами считывания устройства и информационными выходами устройства, а первые управляющие входы — соответственно с выходами первого и второго элементов

И-ЦЕ, первыми входами соединенных соответственно с первым и вторым входами запроса устройства, а вторыми входами — соответственно с вторым и первым выходами первоro дешифратора, первый и второй входы которого подключены соответственно к первому и.второму входам запроса устройства, а первый и второй выходы — соответственно к вторым управляющим входам седьмого и восьмого блоков элементов И, информационные и первые управляющие входы которых соединены соответственно с первыми и вторыми информационными входами и входами записи устройства, а Выходы — соответственно с первым и вторым входами второго блока элементов ИЛИ, выходом подключенного к информационному входу оперативной памяти, первый выход первой схемы сравнения соединен с первыми входами элемента И, триггера наличия сбоя и второго дешифратора, а второй выход с первым входом элемента ИЛИ, вторым входом подключенного к инверсному выходу триггера режима работы, а выходом — к выходу режима устройства, вход триггера режима работы соединен р входом режима устройства, а прямой выход — с вторым входом элемента И, выход которого является выходом прерывания устройства, первые и вторые входы девятого и десятого блоков элементОв И соединены соответственно с первым и вторым входами разрещения устройства и первыми входами второй и третьей схемы сравнения, выходом триггера наличия: сбоя и третьими входами второй и третьей схем сравнения, а выходы — соответственно через первый и второй регист. ры с вторыми входами второй и третьей схем сравнения, выходы кото10 рых подключены соответственно к второму и третьему входам второго дешифратора и через первый и второй счетчики сбоев к первому и второму выходам отказа устройства, выход второго дешифратора является выходом сигнала сбой устройства (1).

Недостаток этого устройства состоит в низкой надежности двухмашинной системы, так как она не обеспечивает воэможность .подключения к выходу вычислительной систе-, 25

6S мы выхода наиболее надежно функционирующей вычислительной машины, т.е. той, которая претерпела наименьшее число сбоев. В известном устройстве такое подключение осущест-. вляется произвольным образом без учета информации о происшедших сбоях.

Целы . изобретения — повышение надежности функционирования двухмашинной вычислительной системы за счет подключения к выходу сис-, темы выхода той вычислительной машины, которая к данному моменту времени претерпела минимальное число сбоев.

Поставленная цель достигается тем, что в устройство введены одиннадцатый и двенадцатый блоки элементов И, третий блок элементов ИЛИ и четвертая схема сравнения, причем первый и второй входы четвертой схемы сравнения соединены соответственно с выходами первого и второго счетчиков сбоев, а первый и второй выходы — соответственно с первыми входами одиннадцатого и двенадцатого блоков элементов И, вторые входы которых соединены соответственно с первым и вторым входами разрешения устройства, а выходы — соответственно с первым и вторым входами третьего блока элементов ИЛИ, выход которого является управляющим выходом устройства.

1

На .чертеже представлена блоксхема предлагаемого устройства.

Каждая из электронных вычислительных машин (38M) 1 и 1 содержит блок 2 управления, блок 3 обработки прерываний, блок 4 регистров в составе регистров 5 общего назначения, регистра б адреса обращений, триггера 7 наличия запроса, информационного регистра 8 и триггера 9 записи-считывания, блок

1035596

55

10 дополнительных регистров общего назначения, блоки элементов И

11 и 12 (другие блоки ЭВМ, не иллюстрирующие работу предлагаемого устройства:g не показаны, индексы при номерах позиций соответствуют номеру ЭВМ

Устройство содержит первый, второй, девятый и десятый блоки элемен. тов И 13, 13, 14 и 14, первый и второй регистры 15у и 15m, вторую и третью схемы 161 и 16 сравнения, первый и второй счетчики 17 и 17 сбоев, .третий 18 и четвертый 18 блоки элементов И, элементы И-НЕ 19 . и 19, седьмой

20„, восьмой 20, пятый 21 и шес той 21 блоки элементов.И, первую-схему 22 сравнения, элемент ИЛИ 23, триггер 24 режима работы, элемент Й

25, триггер 26 наличия сбоя, первый блок 27 элементов ИЛИ, первый дешифратор 28, второй блок 29 элементов ИЛИ, оперативную память .(ОП)

30, второй дешифратор 31, третью схему 32 сравнения, одиннадцатый

331 и двенадцатый 33 блоки элементов И, третий блок 34 элементов

ИЛИ, управляющий выход 35, выход 36 сигнала сбоя устройства и вход 37 задания режима работы устройства.

Особенностью ЭВМ 1 и 1 системы 30 является наличие в них блойов регистров 5 общего назначения, ко- . торые обеспечивают вместе с другими блоками ЭВМ выполнение основных

-команд, характерных для современных

ЭВМ, .например серии ЕС, команд типа регистр — регистр и регистр— память. При выполнении этих команд первый операнд находится на одном из регистров 5, на этом же регист ре остается результат выполнения команды.

Устройство обеспечивает функционирование дуплексной вычислительной системы в двух основных режи" мах в режиме повышенной надежнос-ти, при котором обе ЭВМ решают одну и ту же программу, а результаты выполнения команды сравниваются, и в режиме повышенной производительности, при котором каждая ЭВМ вы- 50 полняет отдельную программу из решаемого пакета заданий, в результа, те чего суьвеарная производительность вычислительной системы увеличивается вдвое.

Устройство работает следующим образом.

В режиме повышенной производительности устройство обеспечивает функционирование системы следующим образом.

В такой режим система переходит при переводе по входу 37 триггера

24 в нулевое состояние с пульта управления системы или по сигналу автомата управления режимами рабо- 65 ты дуплексной системы. При этом запрещается прерывание работы ЭВМ по сигналам несравнения в схеме 22 сравнения и обеспечивается. автономная работа ЭВМ, так как на управляежих входах блоков 12 и 12 постоянно действует высокий потенциал, поступающий с нулевого выхода триггера 24 через элемент ИЛИ

23. При этом обеспечивается равноправный доступ к ОП 30 со стороны каждой ЭВМ.

При необходимости обращения к

ОП 30,в -ЭВМ 1, (1 ) на регистре б (6 ) появляется код адреса обращения к ОП, а триггер 7 {7 ) наличия запроса перебрасывается в единичное состояние. Высокий потенциал с единичного выхода триггера

71 (7 ) поступает на вход дешифратора 28, на котором в этом случае высокий потенциал генерируется только на первом (втором )выходе, что обеспечивает подачу кода адреса обращения с регистра 6. (б ) через блок 18 (18 <) и блок 27 на адресный вход ОП 30. С появлением кода адреса обращения начинается цикл работы ОП 30, при этом высокий потенциал с единичного выхода триггера 9 (9 ) при считывании информации поступает на вход .блока 21„{ 21 >) на другой вход которого подается высокий потенциал с элемента И-HE 19+ (19 ), на входы которого поступают низкие потенциалы с нулевого выхода триггера 71 (7 ) ЭВМ 1 (12) посылающей запрос к ОП, и с второго выхода дешифра.тора 28. Считанная информация поступает на информационный регистр 8 (8 ) ЭВМ 1 (1 ) через блок 21 (21

При зайиси ийформации ЭВМ 1 (1 ) в

ОП 30 содержимое информациойного регистра 81 (8 ) поступает через блок

20 А (20 ) и блок 29 на информационный вход ОП 30. При этом на первый управляеьый вход блока 20 (20 ) подается высокий потенциал с нулево- . го. выхода триггера 9 (9 ), нулевое состояние которого соответствует процедуре записи в ОП 30, а на второй управляющий вход подается высокий потенциал с выхода дешифРатора 28. После окончания обращения к ОП 30 содержимое регистров б, (б ), 8< (8 ), триггеров 7 (7 ) и 9 (9 ) обнуляется.

Конфликтные ситуации, возникающие при одновременном появлении на входе дешифратора 28 запросов от обеих ЭВМ, разрешаются тем, что на выходе дешифратора 28 всегда возбуждается только один выход, например первый, вследствие чего пе редача информации иэ ОП 30 в ЭВМ 1 или обратно блокируется низким потенциалом с второго выхода дешифратора 28.

1035596

В режиме повышенной надежности

1 триггер 24 режима работы находится в единичном состоянии, и система функционирует следующим образом.

После выполнения каждой команды результат с одного из регистров 5 (5 ), в котором записан результат выполнения команды, подается через блок 131 (13 ) на схему 22 сравнения. Сигнал сравнения результатов выполнения команды через элемент ИЛИ

23 обеспечивает перезапись содержимого блоков основных регистров

5 (5z) через блоки 122 (121) в блок

10 1 (10 ), и процесс выполнения очередной команды программы продолжается. Сигнал несравнения результатов в схеме 22.сравнения через открытый элемент И 25 подается в блоки 3„ и 3 обеих ЭВМ 1 и 1 .

По этому сигналу блоки 2 и 2 обеспечивают повторение выполнения команды, при которой произошло несравнение результатон, путем выполнения соответствующей микропрограммы повторного выполнения команды.

Это происходит следующим образом.

Так как сигнал сравнения с выхода схемы 22 сравнения отсутствует, содержимое блоков 10 и 102 сохраняется прежним, поэтому после подачи управляющего сигнала блоками 2 и 2 на блоки 11 и 12 обеспечинается перезапись содержимого блоков 10 (10 ) в регистры 5 (5 ).

Такая перезапись обеспечивает возможность повторения команды, при которой произошел сбой.. Одновременно с перезаписью содержимого блоков

10„ (102 ) в регистры. 5„ (5 ) осуществляется подача импульса несравнения с выхода схемы 22 сравнения на входы триггера 26 наличия сбоя, который перебрасывается. в единичное состояние, после чего на блоки .14А (14 ) йодается разрешающий сигнал, который обеспечивает перезапись результата из регистров

5„ (5 ) н регистры 15 (15 ). Одновремейно содержимое регистра 5 {52) подается на первые входы соответствующих схем 161 (161) сравнения, на другие входы которых подается содержимое регистров 15 (15 ) с результатами предыдущего выполнения команды и разрешающий высокий потенциал с выхода триггера 26, т.е. этот триггер обеспечивает запись информации в регистры 151 и 15 через блоки 14 и 14 с задержкой на время выполнения одной команды.

Результаты сравнения с выхода схемы 16 (16>) сравнения поступают на соответствующий вход дешифратора 31 и вход счетчика 17 (17 ) единичные сигналы переполнения на выходах которых являются сигналами отказа ЭВМ 11 (1 ).После повторения ранее сбившейся команды может произойти сравнение или несравнение результатов в схеме 22 сравнения. В случае сравнения результатов к содержимому счетчика 17 (если сбой произошел н ЭВМ 1 ) или

1 ,к содержимому счетчика 17 (если сбой произошел в ЭВМ 1 ) прибавляется единица. На вход триггера 26 поступает единичный сигнал, кото10 рый перебрасывает его в нулевое состояние, и вычислительный процесс н дуплексиой системе продолжается.

В случае повторного несравнения результатов к содержимому счетчиков 17 или 17 сбоев также прибавляется единица. Полученные значения результатов выполнения команды через блоки 141 и. 14 переписываются на регистры 15„ и 15, а триг" гер 26 находится вновь н елиничном состоянии, обеспечивая последующую работу схем 16 и 16 сравнения. кроме того, сигнал несравнения с выхода схемы 22 сравнения поступает на вход дешифратора 31.

Пусть для определенности произошел повторный, сбой в ЭВМ 1 тог1 да сигнал несравнения появляется на выходе схемы 16(сравнения, который поступает на счетчик 171 и

ЗО. вход дешифратора 31. На другие входы дешифратора 31 поступает низкий потенциал (сигнал сравнения ) и сигнал несравнения с выхода схемы

22 сравнения. Такая комбинация сигна35 лов 101 на входах дешифратора соответствует сбою (отказу) ЭВМ 1 .

Аналогично комбинации 011 соответствует сбою (отказу) в ЭВМ 1<. Одновременно сигнал несравнейия с выхода схемы 16 . (16 ) поступает на соответствующий счетчик 17 (17 переполнение которого рассматривается как отказ ЭВМ 1 (1 ),которая в последующем отключается иэ состава системы.

В случае необходимости сигнал на повторение неправильно выполненной команды может подаваться с некоторой задержкой, зависящей от длительности действия случайного сбоя.

5Р Содержимое счетчиков 17 и 17> сбоев поступает на входы схемы 32 сравнения, которая обеспечивает поянление высокого потенциала на первом выходе, если содержимое у счетчика 17 не больше содержимого счетчика 17, или высокого потенциала на втором своем выходе, если содержимое счетчика 17 больше со1 держимого счетчика 17, ° Поэтому высокий потенциал присутствует только лишь на входе той группы элементов

И 331 (33 ), на соответствующем счетчике 17 (17 ) которой хранится минимальный код. В случае равенства кодов на счетчиках 17 высокий

65 потенциал появляется на входе груп1035596

ВНИИПИ Заказ 5833/49 Тираж 706 Подписное

Филиал ППП "Патент", г.ужгород,ул.Проектная,4 пы элементов И. Следовательно, на выходе 35 группы элементов ИЛИ 34 всегда присутотвует результат выполнения команды с выхода ЭВМ 1. (1 ), которая претерпела меньшее число сбоев.

Таким образом, устройство для сопряжения двух вычислительных машин при сбое в одной из ЭВМ двухмашинной вычислительной система обеспечивает возможность повторения только одной команды,.при которой произошел сбой, идентифицировать сбившуюся (или отказавшую ) ЭВМ, а также подключить к выходу системы наиболее надежно функционирующую

ЭВМ, т.е. ЭВМ, претерпевшую наименьшее число сбоев .