Аналого-цифровой преобразователь интегральных характеристик электрических величин

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАi ЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСаИК ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН, содержавши иэвлейатель корня квадратного, согласующее устройство, входы которого сое- . динены с соответствующими шинами входных сигналов, а первые выходы - с первыми входами аналогового коммутатора , о т л и ч а ю щ и и с я тем, что, с целью повышения точности, надежности и расширения его функциональных возможностей, в него введены источник опорного напряжения, три аналоговых блока, три ключа, сумматор частот, генератор опорной-частоты, цифровой интегратор, элемент задержки, блок деления на период,: блок маелатабирования , элементы-Й, ИЛИ, счетчик результата, триггер паляяти знака, устройство управления,.вход которого соединен с вторым выходом согласующего устройства, первые выходы - соответственно с управляющими Аналогового кЬ|«а5лутатора, с первым, вторым и третьим входами каждого анашогового блока, с входами реверса цифрового интегратора, с первым входом сумматора, с входом элемента задержки,, с первым и вторым входами блока деления на период, с первым и вторым входами блока масштабирования, первым входом элемента И, входом сброса счетчика результата , входами элемента ИЛИ, первым .входом извлекателя корня, вторые входы - соответст венно с рходами управления первого, второго и третьего ключей,с вторым, третьим, четвертым входами сумматора частот, пятый шестой и седьмой входы которого соединены соответственно с выходом каждогоаналогового блока, .всэсьмой вход с выходом генератора опорной частоты, . четвертым входом каждого аналогового. блока, третьим входом блока деления г на период, а выход - с nepBbW вхо ,дом цифрового интегратора, второй вход которого соединен с выходом элемента задержки, первый выход - с § . первьш входом триггера памяти знака : и с четвертым входом блока деления О) на период, информационные входы которого соединены с вторыми выходами CZ цифровЬго интегратора, а выходы соответственно с вторым входом извлекате.-- ля корня, третьим, четвертые и пяткмН входами блока масштабирования, шесто: fe вход которого соединен с выходом извлекателя корня, а выход - с входом счетчика результата и с вторым входом со элемента и, выход которого соединен с входами первого, второго и третьегеСЛ ключей, выход каждогр из которых сое динен соответственно с пятым входом ь, каждого аналогового блока, шестой «О и седьмой входаа каждого из которых соединены с выходами аналогового коммутатора , второй вход которого соединен с выходом источника опорного напряжения, при этом второй вход триггера памяти знака соединен с выходом элемента ИЛИ. 2. Преобразователь по пi 1, о тл и ч а ю щ и и с ятем, что аналоговый блок выполнен на двух операционных усилителях-инверторах, четырех аналоговых ключах, двух преобразователях напряжения в частоту, содержащих каждый стабилизаторы тока и напряжения, мультивибратор и резистор.

СОЮЗ=. НИХ

- РЕОЪЬЛИН: .ае аи э 50 Н 03 к 13/02

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЬПИИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV GBMPETEAbGTBV

ГОСУДАРСТВЕННЫЙ ИОМИЧ ЕТ СССР (21) 3262091/18-21 (22)17.03.81 (46)15.08.83; Вюл; Ж 30 (72)Б. И. Швецкий, Г. Н. Лавров .и О. Н..Доронина (71)Львовский ордена Ленина политехнический институт им. Ленинского комсомола (53) 681.325(088.8) (56)1. Аналоговая и -аналого-цифровая вычислительная техника. И., "Советское радио"; 1973, с. 180=190.

2. Патент Великобритании 9 1445118, .кл. G 01 R 21/06, 1972 (прототип) . (54)(57) 1. АНАЛОГО-ЦИФРОВОИ ПРЕОБРА: ЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ XAPAKTEPHCÒÈK

ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН., содержащнй извлекатель корня квадратного, согласующее устройство, входы которого соединены с соответствующими шинами вход ных сигналов, а первые выходы — с первыми входами аналогового коммутатора, отличающийся тем, что, с целью повышения точности, на». дежности.и расширения-его функциональных возможностей, в него введены источник опорного напряжения, три аналоговых блока, три ключа, сумматор частот, генератор опорной .частоты, цифровой интегратор, элемент задержки, блок деления на период, блок масштабирования, элементы--И, ИЛИ, счетчик результата, триггер памяти знака, устройство управления,Фвход которого соединен с вторым выходом согласующего устройства, первые выходы — соответственно с- управляющимй входами аналогового коФааутатора, с первым, вторым и третьим входамй каждого аналогового блока, с входами реверса цифрового интегратора, с первым входом сумматора, с входом элемента задержки, с первым.и вторым входами блока делення на период, с первым и вторым входами блока, мас птабйровання, первым входом эле" мента И, входом сброса счетчика результата, входами элемента ИЛИ, первым,входом извлекателя корня, вторые входы — соответственно с входами управления первого, второго и третьего ключей„ с- вторым, третьим, четвертым входами сумматора частот, пятый шестой и седьмой входы которого сое- . динены соответственно с выходом каждого аналогового блока,,восьмой вход= с выходом генератора опорной частоты, четвертым входом каждого аналогового блока» третьим входом блока деления на период, а выход — с первым вхо;дом цифрового интегратора, второй вход которого соединен с выходом . элемента задержки, первый выход - c .первым входом триггера памяти знака Е

:- и с четвертым входом блока деления на период, информационные входы которого соединены с вторыми выходами цифрового интегратора, а выходы соот- С ветственно с вторым входом .извлекателя корня, третьим, четвертыи н пятым входами блока масштабирования, шесто вход которого соединен с выходом извлекателя корня, а выход — с входом счетчика результата .и с вторым входом элемента И, выход которого соединен с входами первого, второго и третьег ключей, выход каждого из которых сое динен соответственно с пятым входом каждого аналогового блока, шестой и седьмой входы каждого из которых соединены с выходами аналогового ком . мутатора, второй вход которого соединен с выходом источника опорного напряжения, при этом второй вход триггера памяти знака соединен с вы- ф» ходом элемента ИЛИ.

2. Преобразователь йо п; 1, о тл и ч а ю шийся тем, что аналоговый блок выполнен на двух операционных усилителях-инверторах, четырех аналоговых ключах, двух преобразователях напряжения в частоту, содержащих каждый стабилизаторы тока и на- . пряжения, мультивнбратор и резистор, 1ОЗ вычитаюшем счетчике, группе резисторов, группе аналоговых переключателей, формирователе импульсов стабильной длительности, выполненном на элементе И и счетчике, причем входы первого и второго операционных усилителей-инвесторов соединены соответотвенно с шестым и седьмым входами аналогового блока, а через первый и второй аналоговые ключи — соответственно с входами первого и второго преобразователей напряжения в частоту, которые через третий и четвертый аналоговые ключи соединены с выходами соответственно первого и,второго операционных усилителей-инверторов, при этом входы управления первого и третьего аналоговых ключей сое-, 1 динены соответственно с первым и вторым входами аналогового блока, а входы управления второго и четвертого аналоговых ключей соединены соответственно с первым и вторым выходами формирователя импульсов стабильной длительности, первый и второй входы которого соединены соответственно с выходом первого преобразователя напря

:жения,в частоту и четвертым входом аналогового блока,. пятый вход которого соединен с входом вычитающего счетчика, вход сброса которого соеди-. нен с третьим входом аналогового блока, а выходы - с управляющими входами группы аналоговых переключателей, входы и выходы которых соединены со,ответственно с первым и через группу резисторов — с вторыми. входами коррекции каждого преобразователя напряжения в частоту, выход второго из которых соединен с выходом аналогового блока.

3. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что устройство управления выполнено на нуль-ор-. гане, счетчике, дешифраторе и сдвиговом регистре, причем вход нуль-органа соединен с входом устройства управления, выход -,с входом счетчика, выходы которого подключены к входам дешифратора и входу сдвигового регистра, а выходы дешифратора и сдвигового регистра соединены соответственно с первыми и вторыми выходами уст" ройства управления.

4. Преобразователь по п. 1, о тл и ч а ю шийся тем, что сумматор частот выполнен на шести триггерах, сдвиговом регистре, четырех элементах ИЛИ, трех ключах и ннверторе, причем входы синхронизации первого, второго и третьего триггеров соедине. ны соответственно с пятым, шестым и седьмык входами сумматора частот, R-входы — соответственно с выходами четвертого, пятого и шестого триггеров и через ключи - с входами первого элемента ИЛИ, а выходы - со5790 ответственно с D-входами четвертого,,пятого и шестого триггеров, входы синхронизации которых соединены с выходами сдвигового регистра, а

R-входы объединены и соединены через инвертор с входом сдвигового регистра и восьмым входом сумматора частот, при этом первые входй второго, третьего и четвертого элементов ЙЛИ соединены соответственно с вторым, третьим и четвертым входами сумматора частот, а вторые входЫ объединены и соединены с первым входом сумматора частот, а выходы -,с управляющими входами клю-, чей, причем выход первого элемента

ИЛИ соединен с выходом сумматора частот.

5. Преобразователь по п. 1, о тл и ч а ю шийся тем, что цифровой интегратор выполнен на реверсивном .счетчике, триггере и элементе задержки, причем .вход реверсивного счетчика соединен с первым входом цифрового интегратора, ревер= сивные входы - с.входами реверса цифрового интегратора, вход сбросас вторым входом цифрового интегратора и через элемент..задержки — с

R-входом триггера, первый выходс входом синхронизации триггера, а вторые его выходы и выход триггера соединены соответственно с вторыми и первым выходами цифрового интегратора. б. Преобразователь по п. 1 отличающийся. тем, что, блок деления на период выполнен на реверсивном счетчике-регистре, триггере, регистре, счетчике, делителе частоты с переменным коэффициентом деления, двух элементах И, элементе задержки, вычитающем счетчике и пяти ключах, причем вход записи ре" версивного счетчика-регистра соеди,нен с входом синхронизации триггера и первым входом блока деления на период, информационные входы которого подключены к информационным входам реверсивного счетчика-регист- . ра, а четвертый вход - к 0-входу триггера, выходы которого соединены с входами реверса реверсивного счетчика-регистра, выходы которого соединены с входами первого элемента И, . выход которого соединен с входом управления первого, второго и третье"

ro ключей, при этом первый вход счетчика соединен с третьим входом блока деления на период,- первым входом делителя частоты с переменным коэффи- .. циентом деления и через второй и четвертый ключи - соответственно .с первым и вторым выходами блока деления на период, второй вход - с входом сброса вычитающего счетчика, вторым входом делителя частоты - с пере менным коэффициентом деления и че1ОЗф ЭОделения, вход которого соединен с выходом коммутатора, а выход — с .выходом блока масштабирования, при этом первый вход переключателя управляющего кода соединен с шиной питания, "а второй вход - c общей шиной.

Изобретение относится к энергетике и используется в измерительноинформационных системах автоматизированных системах управления, где предусматривается контроль и ввод 5 данных об интегральных параметрах электрической сети в электронные вычислительные машины для последующей обработки.

Известен измерительный комплекс, 1О содержащий двухтактный преобразователь " напряжение - временной интервал", счетчики, генератор импульсов, АЦП, ЦАП, частотомер и устройство коммутации,.преобразующий электрические величины сети в цифровой код. В основу работы комплекса положено преобразование базовых величин

Б„„, 1,„, Т, У во временной интервал, который затем преобразуется с помощью

АЦП.в цифровой код, при измерении среднего за период значения напряжения вначале производится преобразование в постоянный ток величины интеграла абсолютного значения входного сигнала 1 .

Указанное устройство характеризуется низкой точностью преобразования и надежностью.

ИзвЕстЕн аналого-цифровой преобразователь интегральных характери- 30 стих электрических величин, содержащий согласующее устройство, аналоговые коммутаторы, усилители выборки и хранения, АЦП, квадраторы, мно" житель, синхронизатор, устройство ус"35 реднения; интегратор, множитель, квщ . ратор, блок вычитания, извлекатели . корня квадратного, интегратор Q2). рез элемент задержки--- с входом .записи регистра и вторым входом блока деления на период, а выходы счетчика соединены с входами регистра, выходы которого -соединены с входами управления делителя частоты с переменным коэффициентом деления, выход

,,которого соединен через первый, третий и пятый ключи соответственно с входом реверсивного счетчика - ре" гистра, третьим выходом блока деления на период и входом вычитающего счетчика, выходы которого соединенй с входами второго элемента И, выход которого соединен с управляющи ми входами четвертого и пятого ключей.

7. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок мао» штабирования выполнен на делителе частоты с переменным коэффициентом деления, элементах ИЛИ, группе элементов И, переключателе управляющего кода, коммутаторе, входы которого соединены соответственно с первыми, третьим, четвертым, пятым и шестым входами блока масштабирования, вторые входы которого соединены с первыки входами элементов И, вторые входы которых соединены с выходами. переключателя управляющего кода, а выходы - с входами соответствующих элементов ИЛИ, выходы которых соеди.нены с входами управления делителя частоты с переменным коэффициентом

Недостатком данного устройства является также низкая. точность преОбразОвания и надежность.

Цель изобретения - повъааение точности, надежности и расширение функциональных возможностей за счет преобразования частоты, .масштабирования и определения направления энергии и мощности

Поставленная цель достигается тЕМ, что в аналого-цифровой преобразователь интегральных характеристик элек-трических величин, содержащий иэвлекатель корйя квадратного, согласующее устройство, входы которого соединены с соответствующими -шинами входных сигналов, а первые выходы — с первыми входами аналогового коммутатора, введены источник опорного напряжения, три аналоговых блока., три ключа, сумматор частот, генератор опорной частоты, цифровой интегратор, элемент задержки, блок,целения .на период, блок масштабирования, элементы И, ИЛИ, счетчик результата, триггер памяти знака, устройство уп- равления, вход которого соединен с вторым выходом согласующего устрой,ства, первые выходы - соответственно с управляющими входами аналогового ковеюутатора, с первым, вторым и тре:тьим входами каждого аналогового бло ка, с входами реверса цифрового интегратора, с первым входом сумматора частот, с входом элемента задержки, с первым и вторы входаии блока деле;ния иа период, с йервым и вторым входами блока масштабирования, первым входом элемента И, входом сброса счет1035790 чика результата, входами элемента ИЛИ, .входом извлекателя корня, вторые выходы — соответственно с входами управления первого, второго и третьего клю-чей, с вторым, третьим, четвертым входами сумматора частот, пятый, шестой и седьмой входы которого соединены соответственно с выходом каждого аналогового блока, восьмой вход — с выходом генератора опорной .частоты, чет= вертым входом каждого аналогового бло"0 ка, третьим входом блока деления на период, а выход — с первым входом цифрового интегратора, второй вход которого соединен с выходом элемента задержки, первый выход — с первым 15 входом триггера памяти знака и с четвертым входом блока деления на период, информационные входы которого соединены с вторыми выходами цифрового интегратора, а выходы — соответ-g0 ственно с вторым входом извлекателя корня, третьим, четвертым и пятым входами блока масштабирования,ше- . стой вход которого соединен с выходом извлекателя корня, а выход — c вхо- 5 дом счетчика результата и с вторым входом элемента И, выход которого соединен с входами первого, второго и третьего ключей„ выход каждого из которых соединен соответственно с пятым входом каждого аналогового блока, шестой и .седьмой входы каждого из которых соединены с выходами аналогового коммутатора, второй вход которого соединен с выходом источника опорного. напряжения, при этом второй вход триггера памяти знака соединен с выходом элемента

ИЛИ.

Кроме того, аналоговый блок выполнен на двух операционных усили- 40 телях-инверторах, четырех аналоговых ключах,- двух преобразователях напряжения в частоту, содержащих каждый стабилизаторы тока и напряжения, мультивибратор и резистор, вычитаюшем счетчике, группе резисторов, группе аналоговых переключателей и формирователе импульсов стабильной длительности, выполненном на элементе Й и счетчике, причем входы перво- 50 .го и второго операционных усилителей-инверторов соединены соответственно с. шестым и седьмым входами ,аналогового блока, а через первый и второй-аналоговые ключи — соответственно с входами первого и второго преобразователей напряжения в частоту, которые через третий и четвертый аналоговые ключи соецинены с выходами соответственно первого и второго операционных усилителей-ин- верторов, при этом входы управления первого и третьего аналоговых ключей соединены соответственно с первым и вторым входами аналогового блока, а входы управления второго и четвер- 65 того аналоговых ключей соединены соответственно с первым и вторым выходами формирователя иьшульсов стабильной длительности, первый и второй входы которого соединены соответственно с выходом первого преобразователя напряжения в частоту и четвертым входом аналогового блока, пятый вход которого соединен с входом вычитающего счетчика, вход сброса которого соединен с третьим входом аналогового блока, а выходы - с управляющими вхо дами группы аналоговых переключателей, входы и выходы которых соединены со- . ответственно с первым и через группу резисторов — с вторыми входами коррекции каждого преОбразователя напряжения в частоту, выход второго из ко-. торых соединен с .выходом аналогового блока.

Кроме того., уСтройство управления выполнено на нуль-органе„ счетчике, дешифраторе и сдвиговом регистре, причем вход нуль-органа соединен с входом устройства управления, а вы-, ход — с входом счетчикй, выходы которого подключены к входам дешифратора и входу сдвигового регистра,, а выходы дешифратора и сдвигового регистра соединены соответственно с первыми и вторыми выходами устройства управления..

Сумматор частот выполнен на шести триггерах, сдвиговом регистре, четырех элементах ИЛИ, трех ключах и инверторе, причем входы синхронизации первого, второго и третьего триггеров соединены соответственно с пятым, шестым и седьмым входами сумматора частот, R-входы — соответственно с выходами четвертого, пятого и шестого триггеров и через ключи — с входами первого элемента

ИЛИ, а выходы — соответственно с

D-входами четвертого, пятого и шестого триггеров, входы синхронизации которых соединены с выходами сдвиговогс регистра, а К-входы объединены и соединены через инвертор с входом сдвигового регистра и восьмым входом сумматора частот, при этом первые входы второго, третьего и четвертого элементов ИЛИ соединены соответственно с вторым, третьим и четвертым входами сумматора частот, а вторые входы объединены и соединены с первым входом сумматора частот, а выходы - с управляющими входами ключей, причем выход перВоГо элЕмекта ИЛИ соединен с выходом сумматора частот.

Цифровой интегратор выполнен на реверсивном счетчике, триггере и элементе задержки, причем вход реверсивного счетчика соединен с первым входом цифрового интегратора, реверсивные входы - с входами реверса циф1035790 рового интегратора, вход сброса — c вторым входом цифрового интегратора и через элемент задержки †. c

R-входом триггера, первый выход — с входом синхронизации триггера, а вторые его выходы и выход триггера соединены соответственно с вторыми .и"первым выходами цифрового интегратора.

Кроме того, блок-деления на период .вйполнещ на реверсивном счетчике- 30 регистре, триггере, регистре, счетчике, делителе частоты с переменным коэффициентом деления, двух элементах И, элементе задержки, вычитающем счетчике и пяти ключах, причем 5 вход записи реверсивного счетчикарегистра соединен с входом синхронизации триггера и первым входом блока деления на период, информационные входы которого подключены к информационным входам реверсивного счетчика-регистра, а четвертый вход †.к

Р-входу триггера, выходы которого соединены с входами реверса реверсивного счетчика-регистра, выходы последнего соединены с входамн первого элемента И, выход которого соединен с входом управления первого, второго и-третьего ключей, при,этом первый вход счетчика соединен с третьим входом блока деления на период, первым входом делителя частоты с переменным коэффициентом деления и через второй и четвертый ключи — со- ответственно с первым и вторым выходами блока деления на период, второй вход — с входом сброса вычитающего счетчика, вторым входом делителя частоты — с переменным коэффициентом .деления и через элемент эадержки— с входом записи регистра и вторым 40 входом блока деления на период, а выходы счетчика соединены с входами регистра, выходй которого соединены с входами управления делителя частоты с переменным коэффициентОм деления45 выход которого соединен через первый, третий и пятый ключи соответственно с входом реверсивного счетчика-регистра, третьим выходом блока деления на период и входом вычитающего счетчика, -выходы которого соединены с входами второго элемента И, выход которого соединен с управляющими входами четвертого и пятого ключей.

Кроме того, блок масштабирования выполнен на делителе частоты с переменным коэффициентом деления, элементах ИЛИ, группе элементов И, переключателе=управляющего кода, коммутаторе, входы которого соединены соот-. ветственно с первыми, третьим, четвер@

;тым, пятым и шестым входами блока масштабирования, вторые входы которого .соединены с первыми входами элементов И, вторые входы которых соединены с выходами переключателя управ-65 ляющего кода, а выходы — с входами соответствующих элементов ИЛИ, выходы которых соединены с входами управления делителя частоты с переменным коэффициентом деления, вход которого соединен с выходом коммутатора, а выход — с выходом блока масштабирования, при этом первый вход переключателя управляющего кода соединен с шиной питания, а второй вход ° с общей шиной.

На чертеже представлена структур-: ная.схема предлагаемого аналого-цифрового преобразователя интегральных характеристик электрических величин.

Аналого-цифровой преобразователь;. состоит из согласующего устройства 1, айалогового коммутатора 2, источни-ка 3 опорного напряжения, аналоговых блоков 4, 5 и 6 с входами 7-13, устройства 14 управления, ключей 15, 16 и .17, сумматора 18,частот, генератора 19 опорной частоты, цифрового интегратора 20, элемента. 21 -задержки, блока 22 деления на период, из-:

:влекателя 23 корня квадратного, устройства 24 масштабирования, элемен-. тов И 25, ИЛИ 26, счетчика 27 результата и триггера 28 памяти знака.

Входы согласующего устройства 1 соединены с шинами входных сигналов, (а выходы — с входами аналогового.коммутатора 2 и входом устройства 14 управления.. Выходы последнего соединены с управляющими входами ана погового коммутатора 2, входами 7, 8 и 13 аналоговых блоков 4, 5 и 6, входами реверса цифрового интегратора, 20, входом элемента 21 задержки, вторым и третьим входами, блока 22 деления на период,.входами управления блока 24 масштабирования, первым входом элемента И 25, входом сброса счетчика 27 результата,.входами элемента ИЛИ 26. восьмым. пятым.

:шестым и седьмым входами сумматора

18 частот, входами управления клю.,чей 15, 16 и 17 и вторым входом из влекателя .23 корня квадратного. Входы 9 и 11 аналоговых блоков 4, 5 и

6 соединенц с выходами аналог эвого коммутатора 2, входы 12 — с выходами ключей 15, 16 и 17, входы которых соединены с выходом элемента И 25.

Выходы аналоговых блоков 4, 5 и 6 соединены соответственно с первым, вторым и третьим входами сумматора

18 частот, четвертый вход которого соединен с выходом генератора 19 опорной частоты, входами 10 аналоговых блоков, 4, 5 и 6 и первым входом блока 22 деления на-период, а выход - с входом цифрового интегратора 20. Вход "Сброс" последнего подключен к выходу элемента 21 за--держки, а выходы — соответственно к информационным входам блока 22 деления на период и входу триггера

1035790

28 памяти знака, вход синхронизации которого соединен с выходом элемента

ИЛИ 26. Выходы блока -22 деления на период соединены соответственно с первым входом извлекателя 23 корня :з квадратного, первым, третьим и четвер 5 тым входами блока 24 масштабирования.

Второй вход последнего соединен с выходом извлекателя 23 корня квадратного, а выход — с вторым входом элемента И 25 и входом счетчика 27 ре- 10 зультата.

Аналоговый блок 4(5,6) содержит операционные усилители-ийверторы

29 и 30, аналоговые ключи 31-34, преобразователи 35 и 36 напряжения 15 в частоту, содержащие входы 37, 38 и 39, выход 40, стабилизатор 41 тока, мультивибратор 42, стабилизатор 43 напряжения и резистор 44, вычитающий счетчик 45, группу аналоговых переключателей 46, резисторы 47 и формирователь 48 импульсов стабильной длительности, содержащий элемент

И 49 и счетчик 50.

Входы операционных усилителей 29 и 30 соединены соответственно с входами 9 и 11 аналогового блока 4(5,6) ! а также через аналоговые переключатели 31 и 33 — соответственно с вхо- дами преобразователей 35 и 36 напря- жения в частоту и выходами аналого- вых ключей 32 и 34, входы которых соединены с выходами соответственно операционных усилителей 29 и 30., Вхо-. ж управления аналоговых переключателей 31 и 32 подключены соответственно к входам 7 и 8 аналогового блока 4(5,6) . Входы управления аналоговых переключателей 33 и 34 соединены соответственно с первым и вторым выходами формирователя 48 импульсов 40 стабильной длительности, первый и вто. рой входы которого соединены соответ" ственно с выходом 40 преобразователя

35 напряжения в частоту и входом 10 аналогового блока 4(5,6). 45

Вход вычитающего счетчика 45 соединен с входом 12 аналогового блока

4(5,6), вход сброса — с входом 13 аналогового блока 4(5,6), а выходыс управляющими входами аналоговых переключателей 46. Входы и выходы последних подключены соответственно к входу 38 и через резисторы 47 - к входу 39 преобразователя 36 напряже- . ния в частоту, выход 40 которого является выходом аналогового блока 4 5,6 °:.

53 и сдвигового регистра 54 являются выходаьи устройства 14 управления.

Сумматор 18 частот содержит триггеры 55-60, сдвиговый регистр 61,,... элементы ИЛИ 62-65, ключи 66, 67 и

68 и инвертор 69. Входы синхронизации"..триггеров 55, 56 и 57 соединены соответственно с первым, вторым и третьим входами сумматора 18 частот, R-входы — соответственно с выходами триггеров 58, 59 и 60 и через ключи

66, 67 и 68 — с входами элемента

ИЛЙ 62, а выходы - соответственно с

D-входами триггеров 58, 59 и 60. Входы синхронизации последних соединены с выходами сдвигового регистра 61, а R-входы объединены и соединены через инвертор 69 с входом сдвигового регистра 61 и четвертым входом сумматора 18 частот ° Первые входы элементов ИЛИ 63, 64 и 65 соединены соответственно с пятым, шестым и седьмым входеми сумматора 18 частот, вторые входы объединены и подключены к восьмому входу сумматора 18 частот, а выходы — соответственно с управляю.. щими входами ключей бб, 67 и 68. Выход элемента HJIH 62 является выходом сумматора 18 частот.

Цифровой интегратор 20 содержит реверсивный счетчик 70, триггер 71 и элемент 72 задержки. Вход реверсивного счетчика 70 соединен с входом цифрового интегратора 20, входы реверса — с входами реверса последнего„ вход сброса - с входом сброса цифрового интегратора 20 и через элемент 72 задержки с R-входом триггера

71. Выход реверсивного счетчика 70 подключен к входу синхронизации триггера 71, а выходы разрядов реверсивного счетчика 70 и выход триггера 71 являются выходами цифрового интегра,,тора 20.

Блок 22 деления на период содер жит реверсивный счетчик-регистр 73, триггер 74, регистр 75, счетчик 76, делитель 77 частоты с переменным коэффициентом деления, элемейты И 78 и 79, элемент 80 задержкй, вычитающий счетчик 81 и ключи 82-86.

Вход записи реверсивного счетчика" регистра 73 соединен с входом синхронизации триггера 74 и третьим входом блока 22 деления на период. Информационные входы последнего подключены к информационным входам реверсивного счетчика-регистра 73 и D-вхо» ду триггера 74, выходы которого сое-

Устройство 14 управления содержит нуль-орган 51, счетчик 52, дешифратор 53, сдвиговый регистр 54. Вход нуль-органа 51 соединен с входом устройства 14 управления, а выход -. с входом счетчика 52. Выходы последнего подключены соответственно к вхо дам дешиФратора 53.и входу сдвигового регистра 54. Выходы дешифратора 65 динены с входами реверса реверсивного счетчика-регистра 73. Выходы послед него соединены с входами элемента

И 78, выход которого соединен с входом управления ключей 82, 83 и 84.

Вход счетчика 76 соединен с первым входом блока 22 деления иа период, входом делителя 77 частоты с переменным коэффициентом деления и че1035790.10

30 рез ключи 83 и. 85 — соответственно с первым и вторым выходами блока

22 деления на период. Вход сброса счетчика 76 соединен .с входами сброса вычитающего счетчика 81 н делителя

77 частоты с переменным коэффициентом деления и через элемент 80 задержки — с входом записи регистра

75 и вторым входом блока 22 деления на период. Выходы счетчика 76 соединены с входами регистра 75, выходы которого подключены к входам управления делителя 77 частоты с переменным коэффициентом деления, Выход последнего соединен через ключи

82;:84 и 86 соответственно с входом реверсивного счетчика-регистра 73, третьим выходом блока 22 деления на период и входом .вычитающего счетчика 81. Выходы последнего подключены к входам элемента 79 И, выход которого соединен с управляющими входами ключей 85 и 86 .

Блок 24,масштабирования содержит коммутатор 87, делитель 88 частоты с переменным коэффициентом деления, элементы ИЛИ 89, группы элементов

И 90.

Входы коммутатора 87 соединены с входами блока 24 масштабирования. .Входы управления блока 24 масштабирования подключены к входам управления -З0 коммутатора 87 и первым входам групп . элементов И 90, вторые вХоды котоРых подключены либо к шине 91 питания либо к земляной шине, а выходы — к входам соответствующих элементов 35

ИЛИ 89. Выходы последних соединены с входами управления делителя 88. частоты с переменным коэффициентом деления, вход которого соединен с выходом коммутатора 87, а выход — с 40 выходом блока 24 масштабирования.

Аналого-цифровой преобразователь интегральных характеристик элек- 1 трических величин функционирует следующим обРазом. . ." 45

На.входы сагласующего устройства 1 подключаются напряжения и токи, Под-. лежащие преобразованию, где они преобразуются в нормированные напряжениЯ 0и, пРопоРциональные входным 50 напряжениям, U,. и пропорциональные входным токам.

Напряжения с выходов согласующего

-устройства 1 поступают на входы ана.логового коммутатора 2, подключающего их к входам аналоговых блоков 4, 5 и 6. Работой коммутатора 2 управляет устройство 14 управления, где при помощи счетчика 52 и дешифратора

53 последовательно во времени формируются управляющие сигналы длительностью, равной двум периодам колебаний контролируемой электрической сети, каждый из которых соответствует определенной преобразуемой электрической величине. б5

В каждом из аналоговых блоков 4, 5 и 6 в течение каждых двух периодов колебаний контролируемой электрической сети (такта преобразования ), соответствующйх управляющим сигналам с выходов устройства 14 управления, производится перемножение двух напря жений, поступающих в это время на его вход. При этом в течение первого периода такта преобразования зам- . ,кйут ключ 32, и напряжение, поступающее на вход 9 аналогового блока 4 5,6, U< при преобразовании тока первой фазы, поступает на вход преобразователя 35 напряжения в частоту, где преобразуется в -импульсную последовательность с частотой следования . импульсов, ему пропорциональной. В момент появления каждого импульса формирователем 48 формируется импульс .стабильной длительности. В течение Т - замкнут ключ 34 и второе входное напряжение.(U - при преобразовании тока первой фазы )по". ступает на вход преобразователя 36 напряжения в.частоту. В промежутках между импульсами стабильной длительности замкнут ключ 33, и на вход 37 преобразователя 36 постуйает инверсное значение П q При этом на выход последнего в течение первого периода Тл такта преобразования поступает число N импульсов л

Ф

-т)(-,о„„! 1аафм,cg„u;, и„лт„в е !л 20 или при 1л6=111У (1 г "л = . И5л9 ст0лл«У Ой где %10, о — соответственно частоты следования импульсов на . выходах преобразовате.-. лей 35 и 36 при нулевых сигналах, поступающих ! на их входы, 9„ с; - крутизна .соответственно преобразователей 35 и 36.

В течение второго .периода Т так- та преобразования замкнут. ключ 32, И на вход 37 преобразоватегя 35 посту. пает инверсное знатение Q I . ppH этом .на выход преобразователя 36 поступает

ЧИСЛО И ИМПУЛЬСОВ т, » а ло- л -л) с Ъ "лл+(ло-" Л, " " 1лол"н

"+mr)(Ека) «%о И » J (- 9„ьт, ;,+Ц,5т ° 4 ЬМлл+ зоЖ или- при выполнении условия (1)

То. hl J <-2.9, зттф«Е, )а (3)

Импульсы с выходов аналоговых бло ков 4, 5 и 6 поступают на вход сум1035790

N(i,,)=Ъ(М,-Н,)=4 J5S T,„Î 84=K Ji 84 40

1 где 11 - ток rrepsoA фазы;

К, — коэффициент пропорциональности.

К концу остальных тактов преобразования в реверсивном счетчике 70 подсчитываются числа импульсов, пропорциональные: интегральному значению за период квадрата тока 1 и-ой

Фазы (2-й или 3-й) 50 т, и j,i ) =K J1,„Ы, о интегральному значению за период квадрата напряжения и-ой фазы

1 (u„) =K„yu„ae, !6) о активной трехфазной энергии Е (для .метода двух ваттметров)

< Я)"-Kr @ 1„+0 . .)Н, реактивной трехфазной энергии Е .

Й (Е ))= К f (1 13+ 3 1, 0З 1)Ж, @o

55 матора 18 частот, где производится их сборка (суммируются средние частоты их следования) .

Для предотвращения пропадания ймпульсов при совпадении во времени импульсов с выходов разных аналоговых блоков:последние при помощи сдвигового регистра 61, триггеров 55-60 и инвертора.69 разделяются во времени и укорачиваются. При поступлении на входы синхронизации триг 10 геров 55, 56 или 57 импульсов с выходов соответствующих аналоговых блоков 4, 5 или б импульсы на входах соответственно триггеров 58, 59 или

60 формируются только при установле- )5 нии в единичное состояние соответственно 1-го, 2-ro или 3-ro разря-. дов 3-разрядного сдвигового регистра 61, на вход которого поступают импульсы с выхода генератора 19 опорной частотыт . Длительность выход» ных импульсов трйггеров 58, 59 и 60 равна при этом 1 21 . На выходах элементов ИЛИ 63, 64 и 65 во всех тактах преобразования., кроме такта коррекции, находится единичный потенциал,, и импульсы с выходов триггеров 58, 60 и 59 через элемент HJIH 62 поступают на вход реверсивного счетчика

70 цифрового интегратора 20.

Реверсивный счетчик 70 работает в режиме сложения в течение первого периода каждого такта преобразования и в режиме вычитания - в течение второго периода последнего.

Поэтому к концу такта преобразования тока первой фазы при равенстве периода Т1 — — Т = Т в нем под» считывается число импульсов N(1 ) . 4" © ди д1 (10) Триггер 71 цифрового интегратора

20 служит для определения кода I rrрямого или обратного) числа N,ïoäñ÷èòûваемого в реверсивном счетчике, и знака энергии (мощности). В начале каждого такта преобразования триггер

71 устанавливается в "нуль" и находится в этом состоянии до перехода через "нуль" реверсивного счетчика

70, приводящего к установке триггера

71 в единичное состояние. Причем так как переход через "нуль" реверсивиого счетчика 70 осуществляется.при

ЗЫ ) 3N1 (см, выражение (4) и режим его работы при этом не изменяется, то единичное состояние триггера 71 указывает на обратный код числа, подсчитываемого в реверсивном:счетчике .

70 к концу такта преобразования и знак "минус" в случае определения энергии (мощности), а нулевое состояние — на прямой код и знак "плюс".

В конце каждого такта преобразования состояние реверсивного счетчика

70 и триггера 71 цифрового интегратора 20 переносятся соответственно .а реверсивный счетчик-регистр 73, и триггер 74 блока 22 деления на .период, а реверсивный счетчик 70 и триггер 71 через .время, определяемое соответственно элементом 21 задержки и .элементами 21, 72 задержки, сбрасы ваются в "нуль".

Кроме .того, состояние триггера 71 в конце тактов преобразования активной и реактивной трехфазной энергии (мощности) переносится в триггер. 28 памяти знака.

В блоке 22 производится деление числа N, равного либо Х(1 ) либо

М(Ой), либо N (Е), либо N (Å ), на период. колебаний контролируемой электрической сети и определение частоты этих колебаний, В течение каждого периода колебаний контролируемой электрической сети в счетчике 76 подсчитывается число импульсов опорной частотой следования то

NT =%о (9) переносимое в конце каждого периода в регистр 75, после чего счет-чик 76 и делитель 77 частоты с переменным коэффициентом деления сбрасывается в."нуль", и счетчик 76 приступает к определению следующего периода колебаний контролируемой элек .трической сети.

Регистр 75 и делитель 7 частоты с переменным коэффициентом деления образуют интегратор последовательного .переноса, на выходе которого Формиру ется частотно"импульсная последовательность с частотойт следования им" пульсов

14

13

1035790

50 при N N (Å) — значению активной трех Фазной мощности

„т и (p)=N =кр — Я0 »1»(1 )ц, (14) где К = К "Ikg

npg N = N (Е@) — значение реактив- ной трехфазной мощ. ности !

M (q)=N = K+ — } (U» »>+0 » +U>»» ) dt где A" - числовая емкость регистра

75 и делителя 77 частоты с переменным коэффициентом деления.

Частотно-импульсная последователь ность с выхода делителя 77 частоты с 5 переменным коэффициентом деления поступает через открытый ключ 82 на вход реверсивного счетчика-,регистра

73, работающего в режиме сложения при единичном состоянии триггера 74 (в - !О реверсивном счетчике 73 находится чис.. ло .в обратном коде).и режиме вычита.ния — при нулевом состоянии триггера

74 (в реверсивном счетчике 73 находится число в прямом коде ). При досчете реверсивного счетчика-регистра

-73 до "нуля" на выходе элемента И 78, выделяющем нулевое состояние счетчика .73, появляется нулевой потенциал,, закрывающий ключ 82, и поступле- О ние импульсов1т на вход счетчика 73 прекращается.

При этом время Г» наличия единичного поАнциала на выходе элемента . И 78 составляет с — а— (11}

% т

А поскольку элемент И 78 является управляющим для ключей 83, на вход которого поступают импульсы с опор ной частотой следования о, и 84, на вход которого подаются импульсм с частотой следования т, то в течение времени С на первый и третий выходы блока 22 деления на период доступит число импульсов соответственно

А"И, Н " 0+» о соответствующее при N=N(1„)- квадрату среднеквадратичного значения фазного 4р тока. ъ ъ, Лт

М:ъ)=н =к;= — fi cgt (12)

". (- — "" к

1 Г "11 45 при К=АО ») †квадра среднеквадрай тичного значения фазного .напряжения

>> » .>=» => > -" >» „ > > д к " к

u.- . о

)(,=к ф- ь и N"---f. - 1, соответствующее либо значению активной трехфазной энергии (см. формулу (7), либо значению реактивной трехФазной энергии (см. формулу (8).

Импульсы с выхода делителя, 77 частоты с переменным коэффициентом деления через открытый ключ 86 поступают. также на вход вычитающего счетчика

81, который в конце каждого периода

Т колебаний контролируемой электрической сети устанавливается в состо- . яние, соответствующее некоторому постоянному числу И. При досчете счетчика 81 до "нуля". на выходе элемента И 79 появляется нулевой потенциал, закрывающий ключ 86 и запрещающий дальнейшее поступление импульсов на вход счетчика 81 до начала следующего периода Т. При этом на выходе элемента И 79 находится единичный потенциал в течение времени2.а М МА" N>,А"

% т Я где т т и, поскольку элемент И 79 управляет работой ключа 85, на вход которого поступают импульсы частотой следованият„, на второй выход блока

22 деления на период в каждом такте преобразования поступают:две пачки импульсов с числом N (Х) в каждой пачке ., м Аи

НИ)= %. о 16)

Пачки импульсов с первого выхода блока 22-деления на.период поступают на вход извлекателя 23 корня квадратного и на его выходе формируются импульсные последовательности с числом импульсов, пропорциональные корню квадратному из чисел импульсов во входных пачках. При поступлении иа его вход чисел импульсов N(I„),.

N(,U, ) на его выход поступают числа иМпульсов, соответственно .пропорциональные среднеквадратичным значениям фазных токов ф

» (.>-К", Й »ч т> )i, <í >»> и среднеквадратичным значением фаз- ных напряжений .,Н (О„)=4К"„—, У0 „Bt>

Мт0 где К", К„" — коэффициенты пропорциональности.

Пачки импульсов с выходов блока 22. деления на период и выхода извлекателя 23 корня квадратного поступают на вход коммутатора 87 блока 24 масштабирования, который подключает их ко входу делителя 88 частоты с переменным коэффициентом деления. Последний-используется для деления чисел импульсов в пачках, поступающих на

1035790 его вход, на коэффициенты пропорци-ональности, учитывающие значения коэффициентов трансформации измерительных трансформаторов тока и передаточные коэффициенты узлов аналого В и цифрового преобразователя (К„, К„

Kp,-Xg, Ке, К, MA"ß„). Управляющий код делителя 88 с переменным коэффициентом деления устанавливается при йомощи групп элементов И 9

Причем каждая группа соответствует определенному виду преобразуемых ве личин (току, напряжению, активнойи реактивной мощности, активной и реактивной энергии, частоте), а каждый элемент И в группе — определенному разряду управляющего кода, при единичном значении которого вто рой вход этого элемента И подключается к шине питания, а при нулевом к земляной шине. Выходы элемента И всех групп, соответствующих одному и тому же разряду кода. управления„ объединяются элементами ИЛИ 89. В каждом такте преобразования на объе диненные входы группы элементов И, соответствующей преобразуемой величине, поступающей в этом такте на вход устройства масштабирования, подается единичный управляющий сигнал, разрешаЮщий поступление кода с выходов элементов И этой группы эле ментов И на входы управления делите ля 88. При этом на выходе последнего последовательно формируются пачк импульсов., числа которых в.пачках соответствует действительным значен яМ всех преобразуемых входных величин

К-1

+ где p,è - числовая емкость делителя 88 частоты с переменным коэффициентом деления, Ок„,...,ao — значения разрядов управляющего кода делителя 88 (принимают значения 0 или

1 при A=2 и от 0 до 9 при A = 10),, ...19 — принимает любые отрицательные или положительные значения в зависимости от порядка преобразуемой электрической величины и необходимой погрешности дискретности Т б5

N() A1Ó

1 (. )» О"- А -+а

М(Е) " - ° 1 ( к1 (р) к-< A " .Оо i/ .1 р

N (Ж=А Q

1 (@ = к- ""

0 ° 0. 15

25

30 и и- 35

45

55

Импульсные последовательности с выхода делителя 88 частоты с пе„еменным коэффициентом делеиия поступают на выход АЦП и вход счетчика

27 результата.

Причем ко времени поступления на вход последнего импульсных последо- вательностей И(Е), N(P), N(E<), N(Q) триггер 28 знака уже указывает на знак соответственно Е(Р), Е@(Q).

Коррекция коэффициентов йередачи аналоговых блоков 4, 5 и б пройзводится последовательно в следующих друг эа другом рабочих циклах AUII (т.е. каждого аналогового блока - через 2 цикла) . Причем выбор цикла для коррекции каждого аналогового блока осуществляет 3-разрядный.. регистр 54 сдвига устройства 14 уйравления, каждый из разрядов которого находится поочередно в единичном состоянии в течение рабочего цикла АЦП.

В течение 13-го такта каждого рабочего цикла АЦП ко входам аналоговых узлов подключается опорное напряжение,Uy, с выхода источника 3, который преобразуется так же как и

U„ (U ) с той лишь разницей, что к входу цифрового интегратора 20 подключается импульсная последовательность с выхода только одного из аналоговых блоков. Для этого в течение

13-ro такта преобразования рабочего цикла прибора в открытом состоянии находится только один из ключей 6668, управляемый элементом ИЛИ (63, 64 или 65), второй вход которого соединен с выходом разряда регистра 54 сдвига, находящегося в единичном состоянии.

В результате преобразования опорного напряжения Vg на,. выходе блока

24 масштабирования формируется пачка импульсов, число Ик импульсов в которой с учетом (19, 18, 13, 6 и 4) составляет

И„:Кя и„В, (20) где К - коэффициент процорциональ-.

К ности.

Пачка импульсов Ny поступает на вход вычитающего счетчика 45 проверяемого аналогового блока (4, 5 или

6), который в момент начала 13-ro такта устанавливается в состояние, соответствующее числу A"I2 где A" числовая емкость вычитающего счетчика 45.,разряды витщего счетчика 45 управляют переключателями 46, подклю,чающими резисторы 47 параллельно ре зистору 44 преобразователя 36 наПряжения в частоту. Так как крутизна $ последнего определяется из следующего выражения

1Q.ÑÎ, 18

- 17.

1035790. где R - сопротивление между стаби" лизаторами 41 и 43 тока и напряжения, С - емкость времязадающих конденсаторов преобразователя

36; 5

U. - напряжение на выходе стаби6 лизатора 43, и С и 0с являются постояйными, т.е. выражение (20) можно кереписатЬ в.виде . 10 :>eltlk Кк (Ug, .: (21)где К вЂ” коэффициент пропорциональК ности;

При правильной работе проверяемого аналогового блока (4, 5 или б) и всех остальных блоков АЦП, участвующих в преобразовании 0, число импульсов коррекции. 8< равно коэффициенту пересчета вычитающего счетчика 45. Прк этом при поступлении 20 всей пачки импульсов N на вход вычитакщего счетчика 45, последний устанавливается в, то же состояние, в котором находился до коррекции, и, -следовательно, сопротивление R меж- 25 ду стабилизаторами 41 и 43 тока и напряжения .остается беэ изменения.

Прк изменении Функции преобразования проверяемого аналогового блока (4, 5, кли б1 число корректирующих 3Q импульсов изменяется иа+ЬЯ,в результате чего в вычитающем счетчике

45 устанавливается числоЪ |2.ЛМу, что приводит к изменению сопротивления

К между стабилизаторами 41 н 43 тока и напряжения, а следовательно, и числа корректирующих импульсов И„.

При двоичном счетчйке 45 его i-ый

; разряд управляет подключением к резистору 44. резистора нэ -группы реи- эисторов 47 с сопротивлением

2" ".1, где г †;сопротивление резистора

44, n - -число разрядов счетчика. 45.

Таким образом, эа счет введения автоматической периодической.коррекции коэффициентов передачи аналоговых узлов и непрерывного преобразования контролируемых сигналов в пред.лагаемом АЦП достигается более высоКая точность преобразования.

Кроме того, эа счет решения вопроСа масаатабировакия цреобраэуЕмых сигналов к, следовательно, воэмож ности определения последних в реальном масштабе времени, за скет определения направления преобразуемой мощности к энергии к выполнения преоб-. разования важного параметра энергообъектов - частоты контролируемых сигналов, а также, за счет того, .что преобразование. реактивной -энергии и мощности производится при неизменной структуре основного канала преобразования с изменением только порядка коммутации аналогового коммутатора расширены функциональные-возможности к,позевка надежность -работы устрой:етва.

ВНИИПИ Заказ 5854/59 Тираж 936 Подписное

Филиал ППП "Патент", r.Ужгород,ул.Проектная,4