Устройство для выбора работоспособной структуры вычислительного комплекса

 

УСТРОЙСТВО ДЛЯ KJBOPA РАБОТОСПОСОБНОЙ СТРУКТУРЫ ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА, содержащее блок переключателей питания, подключенный одними выходами к выходам устройства , счетчик шагов, соединенный первым и вторым входами соответственно с первым входом устройства и выходом первого элемента ИЛИ, а выходами - с соответствукядими входами первого дешифратора, подключенного первым выходом через селектор к первому входу первого элемента ИЛИ, компаратор, подключенный первыми входами к выходам регистра кода максимальной структуры, счетчик структур , выходы которого соединены соответственно со вторыми входами компаратора и через коммутатор - с первым входом блока переключателей питания , второй вход которого подключен к первому выходу компаратора, а второй вход коммутатора соединен с входом разрешения записи устройства , третий вход - с одним из выходов блока переключателей питания, а четвертый вход - с вторым выходом первого дешфиратора и с вторым входом первого элемента ИЛИ, третий выход первого дешифратора через первый элемент И подключен к первому входу второго элемента ИЛИ, выход которого соединен с третьим входом компаратора, отличающеес я тем, что, с целью повышения надежности устройства, оносодержит четыре элемента И, элемент НЕ, шифратор, блок поиска старшей еди- , ницы, второй дешифратор и регистр структур, выхода разрядов которого соединены через блок поиска старшей единицы с соответствующими входами шифратора и первыми входами соответствующих разрядов регистра структур, выходы шифратора подключены к вторым входам счетчика структур, выходы которого соединены с входами S второго дешифратора, первый и второй выходы селектора соответственно W соединены с первыми входами второго и-третье-Го элементов И, второй выход второго элемента И соединен с третьим входом устройства, под ключенным через элемент.НЕ к второму входу третьего элемента И, выход второго элемента И соединен с разрешающим входом блока поиска старшей единицы и четвертым входом счетчика шагов, а выход третьего элемента И соединен с вторым -входом второго дешифратора, второй выход компаратора соединен с первым входом четвертого элемента И, второй выход .которого соединен с третьим входом устройства,, а выход - с третьим входом счетчика шагов и первым входом счетчика структур, второй вход второго элемента .ИЛИ соединен с выходами пятого элемента И, входы которого Соответственно соединены с третьим входом устройства и вторым выходом селектора, другой вход регистра структур соединен с первым входом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTWI (21) 2928405/18-24 (22) 20.02.80 (46) 23.08.83. Бюл. У 31 (72) В.Б.Богданов, В.П.Золкин и О.М.Невский (53> 681 ° 325.61(088.8) (56) 1. Авторское свидетельство СССР

Р 553619, кл. С ОЬ F 11/18, 1976.

2. Авторское свидетельство СССР

Р 805320, кл. С 06 F 11/20, 1978 (прототип).. (54)(57) УСТРОИСТВО ДЛЯ ВЫБОРА РАБОТОСПОСОБНОЙ СТРУКТУРЫ ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА, содержащее блок переключателей питания, подключенный одними выходами к выходам устройства, счетчик шагов, соединенный первым и вторым входами соответственно с первым входом устройства и выходом первого элемента ИЛИ, а выходами - с соответствующими входами первого дешифратора, подключенного первым выходом через селектор к первому входу первого элемента ИЛИ, компаратор, подключенный первыми входами к выходам регистра кода максимальной структуры, счетчик структур, выходы которого соединены соответственно со вторыми входами компаратора и через коммутатор — с первым входом блока переключателей питания, второй вход которого подключен к первому выходу компаратора, а второй вход коммутатора соединен с входом разрешения записи устройства, третий вход - с одним из выходов блока переключателей питания, а четвертый вход — с вторым выходом первого дешфиратора и с вторым вхо дом первого элемента ИЛИ, третий выход первого дешифратора через первый элемент И подключен к первому

„„SU„„1037256 А

ВСЮ 06 F 11 08 Н 05 К 10 00 входу второго элемента ИЛИ, выход которого соединен с третьим входом компаратора, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности устройства, оно содержит четыре элемента И, .элемент НЕ, шифратор, блок поиска старшей единицы, второй дешифратор и регистр структур, выходы разрядов которого соединены через блок поиска старшей единицы с.соответствующими входами шифратора и первыми входами соответствующих разрядов регистра структур, выходы шифратора подключены к вторым входам счетчика структур, выходы которого соединены с входамн второго дешифратора, первый и второй выходы селектора соответственно соединены с первыми входами второго и-третьего элементов И, второй выход второго элемента И соединен с третьим входом устройства, под ключенным через элемент.HE к второму входу третьего элемента И, выход второго элемента И соединен с разрешающим входом блока поиска старшей единицы и четвертым входом счетчика шагов, а выход третьего элемента И соединен с вторым входом второго дешифратора, второй выход компаратора соединен с первым входом четвертого элемента И, второй выход которого сОединен с третьим входом устройства, а выход — с третьим входом счетчика шагов и первым входом счетчика структур, второй вход второго элемента ИЛИ соединен с выходами пятоГо элемента И, входы которого соответственно соединены с третьим входом устройства и вторым выходом селектора, другой вход регистра

:структур соединен с первым входом устройства.

1 . 1037256

Изобретение относится к автомати- . ке и вычислительной технике и может быть применено при построении отказоустойчивых резервированных вычислительных систем повышенной надежности.

Известно устройство для переключения резервированных блоков системы, содержащее коммутаторы, соеди-. ненные с выходами предыдущих и входами последующих резернных блоков системы, регистраторы фиксации исп- равных блоков, соединенные с управляющими входами соответствующих коммутаторов, элемента И, ИЛИ., НЕ и регистры управления (1).

Недостатками этого устройства является сложность и недостаточная надежность, кроме того, вследствие особенностей алгоритма его работы, не производится перебор всех вариантов включения резервных блоков н каналы системы, так как приборы, входящие в найденные работоспособные каналы, из процесса переключения исключаются. Это приводит к снижению надежности системы в целом и исключает воэможность полной диагностической проверки системы.

Наиболее близким по технической сущности к изобретению является уст-. ройство для организации структуры ,вычислительного комплекса, содержащее счетчик структур, соединенный с блоком переключателей питания устройстн комплекса, счетчик шагов, соединенные с входами дешифратора, выходы которого соответственно соединены с блоком анализа готовности, цепью пуска, блоком сравнения, а также элемента И, -ИЛИ и регистр.

Устройство осуществляет организацию структуры вычислительного комплекса, изменяя содержание счетчика структур и осуществляя выдачу с него управляющих сигналов о включении . конкретных приборов комплекса. Это устройство осуществляет контроль .Работоспособности сформированной структуры и при наличии в ней отказа переходит к рассмотрению следующей конфигурации вычислительного комплекса, т,е. осуществляется перебор всех возможных способов построения двухканального вычислительного комплекса и оперативная перестройка комплекса при возникновении отказов в его работе, кроме того, устройство предусматривает возможность регламентной проверки всех способов органиэации комплекса (2 3.

Недостатком известного устройства является то, что результат регламентной проверки н нем не фиксируется, поэтому при возникновении отказа н Оаботе комлпекса восстановление его работоспособности производится без использования информации о работоспособности структур, выянленной на регламенте, т.е. путем последовательного перебора всех возможных способов построения комплекса. Это недет к существенному увеличению времени работоспособной структуры комплекса, так как из рассмотрения не исключаются заведомо неисп10 равные. структуры, в результате снижается готовность вычислительного комплекса.

Целью-изобретения является сокращение времени поиска работоспособной структуры, т.е. повышение готовности комплекса.

Указанная цель достигается тем, что в устройстве для выбора работоспособной структуры ЦВК, содержащее блок переключателей питания, подключенный одними выходами к выходам устройстна, счетчик Шагов, соединенный первым и вторыми входами соответственно с первым входом устройства и выходом первого элемента ИЛИ, а выходами — с соответствующими входами первого дешифратора, подключенного первым выходом через селектор к первому входу первого .элемента ИЛИ, компаратор, подключенный первыми входами к выходам регйстра кода максимальной структуры, счетчик структур, выходы которого соединены соответственна со вторыми входами компаратора через коммутатор — с первым входом блока переключателей питания, второй вход которого подключен к пер, ному выходу- компаратора, а второй вход коммутатора соединен с входом

40 разрешения записи устройства, третий вход — с одним из выходов блока переключателей питания, а четвертый вход — с вторым выходом первого дешифратора,. и с вторым входом первого элемента ИЛИ, третий выход первого дешифратора через первый эле мент И подключен к первому входу второго элемента ИЛИ, выход которого соединен с третьим входом компаРатора, содержит четыРе элемента И, элемент НЕ, шифратор, блок поиска старшей единицы, второй дешифратор и регистр структур, выходы разрядов которого соединены через блок поиска старшей единицы с соответствующими входами шифратора и первыми входами соответствующих разрядов регистра структур, выходы шифратора подключены к вторым нходам счетчика структур, выходы которого соединены с входами второго дешифратора, первый и второй выходы селектора соответственно соединены с первыми входами второго и третьего элементов И, второй выход второго элемента И соединен с третьим нходом устройства, 4

1037256

3 подключенным через элемента НЕ к второму входу третьего элемента И, выход второго элемента И соединен с разрешающим входом блока поиска старшей единицы и четвертым входом счетчика шагов, а выход третьего эле- 5 мента И соединен с вторым входом второго дешифратора, второй выход компаратора соединен с первым входом четвертого элемента И, второй выход которого соединен с третьим входом устройства, а выход — с третьим вхо дом счетчика шагов и первым входом счетчика структур, второй вход второго элемента ИЛИ соединен с выходами пятого элемента И, входы котоРого соответственно соединены с третьим входом устройства и вторым выходом селектора, другой вход регис -.Ра структур соединен с первым входом устройства.

Включение в состав перечисленных функциональных узлов.и их взаимосвязи с другими элементами обеспечи- . вает запоминание в регистре кодов исправных структур комплекса и в рабочем режиме при возникновении отказа занесение в счетчик структур кода ближайшей работоспособной структуры комплекса, которая получается из отказавшей путем переключения наиийеньшего числа приборов; работоспо- 3 . собность этой структуры ранее выявляется на регламентной проверке.

На чертеже представлена блок-схема устройства для выбора работоспособной структуры вычислительного 35 комплекса.

Устройство содержит счет.чик 1.структур, блок 2 управления связями, блок 3 переключателей питания (блоки 2 и 3 выполнены на ком- 4Q мутаторах), первый элемент И 4, счетчик 5 шагов, первый дешифратор б, шина 7 запуска, селектор 8, компаратор 9, первый элемент ИЛИ 10, регистр 11 кода максимальной структуры, входные шины устройства — шина 12 сигнала "Готовность ЦВМ", шина 13 сигнала "Регламент", вход (шина) 14 разрешения записи шина 15 сигнапа "Сброс", шиФРатоР 16, блок 17 поиска старшей единицы, триРгеры 18;1-18.М структур, регистр 19 структур, второй дешифратор 20, элемент ЙЕ 21, второй 22, третий 23, четвертый 24, пятый 25 элементы И, второй элемент ИЛИ 26. туры. Первый выход компаратора 9 соединен с блоком переключателей питания устройства комплекса, второй его выход соединен со входом элемента И 24, другой вход которого соединен с цепью сигнала "Регламент" 13, которая, кроме того, присоединена ко входу элемента НЕ 21 и первым входом элементов И 4, 23 и .25. Выход элемента И 24 соединен со счетчиком 5 шагов и входом счетчика 1 структур. Выходы счетчика 5 подключены к дешифратору б, первый выход которого соединен шиной запуска комплекса 7 с блоками 2 .управления связями и элементом ИЛИ 10, выход которого соединен с входом счетчика 5 шагов, второй вход дешифратора 6 — со входом селектора 8 и третий — c элементом И 4. Выходы селектора 8 соединены первый со .входами элементов ИЛИ 10 и 23, второй со входами элементов И 23 и 25, Выход элемента И 25 соединен с первым входом элемента ИЛИ 26, второй вход которого соединен с выходом элемента И 4, а его выход соединен с компаратором 9. Второй вход селектора 8 соединяется с шиной сигнала "Готовность ЦВИ" 12. В устройстве предусмотрена шина сигнала

"Сброс" 15, которая подключена к счетчику 1 структур, счетчику 5 шагов гг регистру 19. структур и шина 14 разрешения записи, соединенная с блоком 2 управления связями. Выходы регистра 19 структур подключены ко входам блока 17 поиска старшей единицы, выходы которой соединены со входами шифратора 16 и первыми входами. соотввтствующих триггеров с

18,1 по 18.N структур, из которых состоит регистр 19 структур, вторые входы этих триггеров соединены с соответствующими выходами дешифратора 20 (при этом входы первого триггера 18.1 структур соединены с первыми выходами дешифратора 20 и блока 17 поиска старшей единицы, выходы второго триггера 18,2 структурсо вторыми выходами дешифратора 20 и блока 17 поиска старшей единицы и т.д.). Выходы шифратора 16 соединены со входами счетчика 1 структур, Второй вход элемента И 22 соединен с выходом элемента НЕ 21, а его выход с разрешающим входом блока 17 поиска старшей единицы и четвертым входом счетчика 5 шагов. Выход элеСчетчик 1 структур через блок 2

" -. авления связями соединен с блок.:м переключателей питания устройств вичислительного комплекса. Кроме 60 того, выходы счетчика 1 структур соединены с входами дешифратора 20 и входами компаратора 9, на входы которого подключены также выходы

РегистРа 11 кода максимальной струк- 65 мента И 23 соединен с разрешающим входом дешифратора 20.

Принцип работы устройства состоит в том, что оно осуществляет выбор работоспособной структуры двухканального вычислительного комплекса, представляющего из себя двойной набор блоков (ОЗУ, ПЗУ и т.д.) связанных ме3кду собой двумя магистралями. Пе1037256 ребор и включение структур вычислительного комплекса осуществляется путем изменения содержания счетчика 1 структур и выдачи с него управляющих сигналов через блок 2 управления связями на переключатели соответствующих устройств вычислительного комплекса. Каждый разряд счетчика 1 структур обуславливает выбор определенного прибора вычислитель-. ного комплекса, при этом нулевое 10 состояние данного разряда соответствует включению в комплекс блока первого канала, а единичное значение приводит к вводу в структуру комплекса резервного блока из второго канала; Тем самым изменение содержания счетчика структур обеспечивается перестройкой конфигурации вычислительного комплекса. Устройство может работать в двух режимах—

20 в режиме регламентной проверки и в рабочем режиме.

Устройство работает следующим образом.

После включения питания осуществляется начальный сброс устройства по шине "Сброс" 15. При этом устанавливается в "0" счетчик 5, что приводит в возбужденное состояние первый выход дешифратора б и приводит к выдаче сигнала,по шине запуска комп- 30 лекса 7 в блок 2 о пуске комплекса.

В соответствии с кодом на счетчике 1 достигается подключение питания к устройствам комплекса, импользуемым . для построения данной структуры. 35

В регламентном режиме поиск работоспособной структуры начинается при нулевом значении счетчика 1, а пере- . бор структур в этом режиме осуществляется путем последовательного уве- 49 личения содержимого счетчика 1 на единицу.. После установки структуры комплекс начинает выполнять программу самопроверки. При этом сигнал о пуске комплекса с дешифратора б 45 через элемент ИЛИ 10 поступает на счетчик 5, обеспечивая увеличение его содержимого на единицу, что влечет за собой включение через дешифратор б селектора 8 и его срабатывание. Сигнал о срабатывании прибавляет к содержимому счетчика 5 единицу, в возбужденное состояние приходит другой выход двшифратора 6, что приводит к включению определенного функционального узла устройства в соответствии с принятым алго-рйтмом работы, т.е. счетчик 5, дешифратор б и элемент ИЛИ 10 выполняют в устройстве роль микропрограмного блока управления. Селектор 8 60 осуществляет анализ результатов самопроверки комплекса путем временной селекции сигнала "Готовность

ЦВМ". При нормальной работе комплекса процессор включенной структуры 65 по программе самопроверки вырабатывает сигнал "Готовность ilBN" поступающий в устройство по шине 12, Временную селекцию момента прихода данного сигнала относительно синхросигнала с кварцевого генератора комплекса выполняет селектор 8. При отрицательном результате временной селекции, т,е. при несовпадении синхросигнала и сигнала "Готовность ЦВМ", со второго выхода селектора 8 выдается сигнал через элементы И 25 и ИЛИ 26, являющийся для компаратора 9 сигналом разрешения сравнения.

Компаратор 9 выполняет сравнение коцов, поступающих в регистра кода максимальной (последней ) структуры 11 и кода текущей структуры со счетчика 1. Комнаратор 9 при сравнении кодов по сигналу разрешения сравнения через элемент И 24 сбрасывает счетчик 5 и прибавляет к содержимому счетчика 1 единицу, чем обеспечивается включение следующей структуры вычислительного комплекса и выполнение им программы самопроверки. При равенстве кодов компаратор 9 выдает сигнал о снятии питания в блок 3 переключателей питания устройств комплекса, означающий в данном режиме окончанйе регламентной проверки (в рабочем режиме это означает отсутствие s вычислительном комплексе работоспособной структуры ).

При нормальной работе включенной структуры селектор 8 через эле мент ИЛИ 10 увеличивает содержимое счетчика 5 на единицу, что переводит в возбужденное состояние третий выход дешифратора б и при регламентном режиме через элементы И 4 и

ИЛИ 26 выдается сигнал разрешения сравнения на компаратор 9. Все это и обеспечивает реализацию режима регламентной проверки вычислительного комплекса, так как производится последовательное включение блоков вычислительного комплекса при всех возможных способах организации его структуры и независимо от результатов анализа работоспособности каждой отдельной структуры. Отличительной чертой работы устройства в регламентном режиме является то, что производится запоминание номера каждой структуры, работоспособность которой была подтверждена в ходе регламента.

Для этого в случае выполнения селе кции селектор 8 через элемент И 23 выдает сигнал о разрешении дешифратора на дешифратор 20, входы которого подключены к выходам счетчика 1.

При этом в регистре 19 устанавливается в единичное состояние один иэ триггеров 18;-1-18.N соответствующий включенной структуре комплекса

1037256 (в регистре 19 имеется и триггеров, количество которых соответствует числу возможных способов организации структуры комплекса). В случае неработоспособности включенной структуры сигнал о разрешении дешифрации не выдается. В результате этих действий после прохождения регламента состояние триггеров 18.118.N отражает состояние вычислительного комплекса — единичное состояние триггера структуры говорит о работоспособности структуры определяемой данным триггером, а нулевое о ее неисправности {перед началом работы все триггеры структур 18.1- 35

18.N регистра 19 сбрасываются сиг-. налом с шины 15) .

При отсутствии сигнала "Регламент" на шине 13., т.е. в рабочем режиме, после начального сброса с шины 15 на блок 2 по шине 14 разрешения записи поступает сигнал, который обеспечивает занесение в счетчик 1 кода, соответствующего первой исправной структуре, работоспособность которой была выявлена на предыдущей регламентной проверке и которая была зафиксирована в блоке 3 устройств вычислительного комп, лекса на его релейных схемах.

Осуществив включение пуск данной структуры комплекса селектор 8 выполняет контроль работоспособности выбранной структуры путем временной селекции сигнала "Готовность IjBN" и продолжает вести его в каждом пос- З5 ледукифем машинном цикле. При отрицательном результате селекции происходит перестройка вычислительного комплекса в целях поиска работоспособной структуры комПлекса по отлич-. 40 ной от регламентного режима методике. При отказе включенной структуры селектор 8 выдает по второму выходу сигнал, который через открытый в рабочем режиме элемент И 22 поступает как раэрешакюаий.сигнал на вход блока 17, который по этому сигналу определяет старший разряд регистра 19, имеющий единичное значение и через шифратор 16 обеспечивает занесение в счетчик 1 кода струк,туры комплекса, определяемой найденным триггером структуры 18.118.N при этом .данный триггер обнуляется в регистре 19. Этим достигается выбор ближайшей структуры комплекса, работоспособность которой выявлена на регламенте. Ближайшей считается работоспособная структура, которая получается из отказавшей включенной структуры комплекса путем переключения наименьшего числа приборов ЦВК, так.как при переходе со структуры на структуру питание снимается с приборов, не вошедших в.новую конфигурацию комплекса.

Таким образом, техническая эффективность, полученная в результате реализации изобретения, заключается в том, что оно позволяет зафиксировать в ходе регламента исправные структуры вычислительного комплекса, а затем при возникновении отказов в работе комплекса использВвать ре« зультаты регламента и оперативно перестраивать на работоспособную структуру комплекса, не выполняя контроль работоспособности заведомо неисправных конфигураций вычислительного комплекса. Все это ведет к значительному снижению времени поиска исправной структуры, сокращает количество. переключений приборов и в конечном итоге обеспечивает повышение готовности двухканального вычислительного комплекса с холодным резервированием отдельных приборов.

103725б

Составитель В,Максимов

Техред А,Бабинец Корректор Г.Orap

Редактор Г.Волкова

Заказ 6011)50 Тираж 706 Подписное

ВНИИПО Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушскан наб., д. 4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4