Логарифмический аналого-цифровой преобразователь

 

1. ЛОГАРИФМИЧЕСКИЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий операционный усилитель, источник входного сигнала, через первый ключ подключенный к первому выводу первого масштабного резистора, выход операционного усилителя соединен с первым выводом второго масштабного резистора, первый запоминающий конденсатор , первая обкладка которого через второй ключ подключена к первому выводу первого масштабного резисторау а через третий ключ соединена с шиной нулевого потенциала, вторая обкладка первого запоминающего конденсатора через четвертый ключ подключена к шине нулевого потенциала, а через пятый ключ соединена с выходом операционного усилителя, второй запоминающий конденсатор, первая обкладка которого через Шестой ключ соединена с первым выводом первого масштабного резистора, а через С€5дьмой ключ подключена к tuHae нулевого пЬтенциала, вторая обкладка второго запоминающего конденсатора через восьмой ключ соединена с шиной нулевого потенциала, а через девятый ключ подключена к выходу операционного усилителя, третий, четвертый и пятый масштабные резисторы первые выводы которых соединены с шиной нулевого потенциала, второй вывод каждого из которых соединен с первым выводом соответственно десято о , одиннадцатого и двенадцатого ключей, компаратор, выход которого соединен q входом блока управления, первая группа выходов которого является разрядным выходом преобразо- . вателя, источник опорного напряжения , вторая группа выходов, блока управления соединена с управляю1цими входами ключей,отличаю щ и и с я тем, что, с целью повышения точности преобразования и расширения диапазона преобразуемого i сигнала, в него введены первый и второй дополнительные запоминающие (Л конденсаторы, первый и второй дополнительные источники опорного напряжения, дополнительные масштабные резисторы и дополнительные клюS чи, причем вторые выводы десятого, одиннадцатого и двенадцатого ключей .соединены с инвертирующим входом, операционного усилителя, нёинвертирующий вход которого подключен ко I 4 второму выводу первого масштабного резистора, выход операционного усиto лителя соединен с первыми выводами о первого, второго и третьего .дополнительных масштабных резисторов, W вторые выводы которых соединены со ф вторыми выводами соответственно третьего , четвертого и пятого масштабных резисторов, инвертирующий вход операционного усилителя через первый дополнительный ключ соединен со вторым выводом второго масштабного резистора, первая обкладка первого дополнительного запоминающего конденсатора через второй дополнительный ключ подключена к первому выводу первого масштабного резистора, а через третий дополнительный ключ соединена с шиной нулевого потенциала , вторая обкладка первого допол

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„042036 A

3GO G 06 G 7/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕ ЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3401066/18-24 (22). 22.02.82 (46) 15.09.83. Бюл. 9 34 (72) Фам Туан Фан и В.Е.Ямный (71) Белорусский ордена Трудового

Красного Знамени государственный университет им. В.И.Ленина (53) 681.335(088.8) (56) 1.. Авторское свидетельство СССР

9 675598, кл. Н 03 К 13/17, 1979.

2. Авторское свидетельство СССР

9 756628, кл.. Н 03 К 13/17, 1980 (прототип) °, 3. "Электронная промышленность", 1978, Р 8, с. 14-18. (54) (57) 1. ЛОГАРИФМИЧЕСКИЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ; содержащий операционный усилитель, источник входного сигнала, через первый ключ подключенный к первому выводу первого масштабного резистора, выход операционного усилителя соединен с первым выводом второго масштабного резистора, первый запоминающий конденсатор, первая обкладка которого через второй ключ подключена к первому ныводу первого масштабного резистора, а через третий ключ соединена с шиной нулевого потенциала, вторая обкладка первого запоминающего конден-. сатора через четвертый ключ подключена к шине нулевого потенциала, а через пятый ключ соединена с выходом операционного усилителя, второй запоминающий конденсатор, первая обкладка которого через шестой ключ соединена с первым выводом пер ного масштабного резистора, а через седьмой ключ подключена к шине нулевого потенциала, вторая обкладка второго запоминающего конденсатора через восьмой ключ соединена с шиной нулевого потенциала, а через девятый ключ подключена к выходу операционного усилителя, третий, четвертый и пятый масштабные резисторы, первые выводы которых соединены с шиной нулевого потенциала, второй вывод каждого иэ которых соединен с первым выводом соответственно десято1о, одиннадцатого и двенадцатого ключей, компаратор, выход которого соединен с входом блока управления, первая группа выходов которого является разрядным выходом преобразователя, источник опорного напряжения, вторая группа выходов. блока управления соединена с управляющими входами ключей, о т л и ч а ю— шийся тем, что, с целью повышения точности преобразования и расширения диапазона преобразуемого сигнала, в него внедены первый и второй дополнительные запоминающие конденсаторы, первый и второй дополнительные источники опорного напряжения, дополнительные масштабные резисторы и дополнительные ключи, причем вторые выводы десятого, одиннадцатого и двенадцатого ключей соединены с инвертирующим входом операционного усилителя, неиннертирующий вход которого подключен ко второму выводу первого масштабного резистора, выход операционного усилителя соединен с первыми выводами первого, второго и третьего .дополнительных масштабных резисторов, вторые выводы которых соединены со вторыми выводами соответственно третьего, четвертого и пятого масштабных резисторов, инвертирующий вход операционного усилителя через первый дополнительный ключ соединен со вторым выводом второго масштабного резистора, цервая обкладка первого дополнительного запоминающего конденсатора через второй дополнительный ключ подключена к первому выводу первого масштабного резистора, а через третий ".эполнительный ключ соединена с шиной нулевого потенциала, вторая обкладка первого дополни тель ного запоминающего конденсатора через четвер тый дополнительный ключ подключена к выходу операционного усилителя, а через пятый допол ; нительный ключ соединена с шиной нулевого потенциала, первая обкладка второго дополнительного заломинающего конденсатора через шестой дополнительный ключ соединена с первым выводом первого масштабного резистора, а через седьмой дополнительный ключ подключена к шине нулевого потенциала, вторая обкладка второго дополнительного -запоминающего конденсатора через восьмой дополнительный конденсатор подключена к выходу операционного усилителя, а через девятый дополнительный ключ соединена с шиной нулевого, потенциала, выходы источника опорного напряжения, первого и второго дополнительных иcточников î Ioðного напряжения соответственно через десятый, одиннадцатый и двенадцатый дополнительные ключи подключены к первому входу компаратора, второй вход которого соединен с выходом операционного усилителя, третья группа выходов блока управления подключена к управляющим входам соответствующих дополнительных ключей, гервый вывоц третьего масштабного резистора подключен к шине нулевого потенциала.

2. Преобразователь по п.1, о тл и ч а ю шийся тем, что блок управления содержит генератор тактовых импульсов, выход которого подключен ко входу трехразрядного сдвигового регистра, выходы разрядов которого подключены-к cooTBBT— ствующим синхронизирующим входам y . 3 х! а ф Q p ! и р О В а н и я j и р а в л 1! ю щ и х с и — иалов, а через формирователи имгульсов подключены к первым входам первого, второго и третьего.элементов И, узел последовательных приближений, выход старшего разряда которого соединен с вторыми входами первого и третьего элементов И, выходы разрядов узла последовательных приближений подключены к соответствующим тактовым входам узла формирования управляющих сигналов, выходы которого образуют вторую и тре-тью группу выходов блока управления, первый, второй и третий D -триггеры, информационные входы которых соединены и являются входом блока управления, тактовые входы первого и третьего D †триггер подключены к выходам первого и третьего элементов И, а тактовый вход второго

9-триггера соединен с выходом второго формирователя импульсов, второй вход второго элемента И подключен к информационному входу первого

D†- три;гера, выход второго элемента И соединен с первым входом узла последовательных приближений, второй вход которого соединен с входом сброса трехразрядного сдвигового регистра и является входом запуска блока управления, выход третьего разряда трехразрядного cäâèãoâoãî регистра подключен к тактовому входу узла последовательных приближений, выходы Я— триггеров подключены к соответствую— и формационным входам узла фор мирова ия управляющих сигналов, выходы узла последовательных приближений являются первой группой выхоцов блока управления.

Изобретение относится к устройствам преобразования электрического сигнала по логарифмическому закону и может быть использовано в вычислительных машинах.

Известен логарифмический аналого цифровой преобразователь, содержащий запоминающие устройства, ключи, ком-. паратор, блок управления (1 ).

Однако указанное устройство имеет малое быстродействие и низкую точность работы.

Наиболее близким к предложенному является логарифмический аналогоцифровой преобразователь, содержащий операционный усилитель, выход которого через первый масштабный резистор соединен с его инвертирующим входом, который через второй масштабный резистор и первый ключ соединен с шиной нулевого потенциала и через третий масштабный рези тор и второй ключ — с выходом источника одного напряжения, источник преобразуемого сигнала, выход которого через третий ключ подключен к неинвертирующему входу -опера ционного усилителя и через четвертый и пятый ключи соответственно к гервым обкладКам первого и второго запоминающих конденсаторов, компаратор, выход которого подключен к входу блока управления и первому входу сдвигового регистра, второй вход которого подключен к выходу блока управлекия, делитель напря).042036 жения, дополнительные ключи и блок масштабных резисторов, включенный между инвертирующим входом операционного усилителя и шиной нулевого потенциала, первые и вторые обкладки первого и второго запоминающих конденсаторов через соответствующие первый, второй, третий и четвертый дополнительные ключи подключены к шине нулевого потенциала, вторые обкладки запоминающих конденсаторов через пятый и шестой дополнительные ключи соединены с первым входом компаратора и через делитель напряжения — с выходом операционного усилителя, второй вход компаратора соединен с шиной нулевого потенциала выходы блока управления соединены с управляющими входами ключей Я Я.

Недостатком известного преобраэов теля является малая точность преобразования сигналов в большом диапазоне изменения их величин.

Цель изобретения — повышение точности преобразования и расширение диапазона преобразуемого сигнала.

Для достижения цели в логарифмический аналого-цифровой преобразователь, содержащий операционный усилитель, источник входного сигнала, через первый ключ подключенный к первому выводу первого масштабного резистора, выход операционного усилителя соединен с первым выводом второго масштабного резистора, первый запоминающий конденсатор, первая обкладка которого через второй ключ подключена к первому выводу первого масштабного резистора, а через третий ключ соединена с ши-! ной нулевого потенциала, вторая обкладка первого запоминающего конденсатора через четвертый ключ,подключена к шине нулевого потенциала, а через пятый ключ соединена с выходом операционного усилителя, второй запоминающий конденсатор., первая обкладка которого через шестой ключ . соединена с первым выводом первого масштабного резистора, а через седьмой ключ подключена к шине нулевого потенциала, вторая обкладка второго . запоминающего конденсатора через восьмой ключ соединена с шиной нулевого потенциала, а зерез девятый ключ подключена к выходу операцион"1 ного усилителя, третий, четвертый, и пятый масштабные резисторы, первые выводы которых .соединены с шиной нулевого потенциала, второй вывод каждого из которых соединен с первым выводом соответственно деся-. того, одиннадцатого и двенадцатого ключей, компаратор, выход которого соединен с входом блока управления, первая группа выходов которого является разрядным выходом преобразователя, источник опорного напряжения, вторая Г Ууппа выходов блока управления соединена с управляющими входами ключей, введены первый и второй дополнительные запоминающие конденсаторы, первый и второй .дополнительные источники опорного напряжения, дополнительные масштабные резисторы и дополнительные ключи, причем вторые выводы десятого, одиннадцатого и двенадцатого ключей !

О соединены с инвертирующим входом операционного усилителя, неинвертирующий вход которого подключен к второму выводу первого масштабного резистора, выход операционного уси-

15 лителя соединен с первыми выводами первого, второго и третьего дополнительных масштабных резисторов, вторые выводы которых соединены с — вторыми выводами соответственно о ТРЕТЬЕГО ЧЕТВЕРТОГО И Г! ЯТОГО масштабных резисторов, инвертирующий вход операционного усилителя через первый дополнительный ключ соединен с вторым выводом второго

25 масштабнОГО реэистОра первая Обклад ка первого дополнительного запоминающего конденсатора через второй дополнительный ключ подключена к первому выводу первого масштабного резистора, а через третий дополнительный ключ соединена с шиной .нулевого потенциала, вторая обкладка первого дополнительного запоминающего конденсатора через четвертый дополнительный ключ подключена к выходу

35 операционного усилителя, а через пятый дополнительный ключ соединена с шиной нулевого потенциала, первая обкладка второго дополнительного запоминающего конденсатора через шес4Р той дополнительный ключ соединена с первым выводом первого масштабного резистора, а через седьмой дополнительный ключ подключена к шине нулевого потен щала, вторая обкладка второго дополнительногэ запоминающего конденсатора через восьмой дополнительйый конденсатор подключена к выходу операционного усилителя, а через девятый дополнительный .ключ соединена с шиной нулевого потенциала, выходы иСточника опорного напряжения, первого и второго дополнительных источников опорного напряжения соответственно через десятый, одиннадцатый и двенадцатый дополнительные ключи подключены к первому входу компаратора, второй вход которого соедини с выходом операционного усилителя, третья -группа выходов блока управ60 ления подключена к управляющим входам соответствующих дополнительных ключей, первый вход третьего масштабного резистора подключен к шине нулевого по65 тенциала.

1042<)36

При этом блок управления содержит генератор .актовых импульсов, выход которого подключен ко входу трехраэрядного сдвигового регистра, выходы разрядов которого подключены к соответствующим синхронизирующим входам узла формирования управляющих сигналов, а через формирователи импульсов подключены к первым входам первого, второго и третьего элементов И, узел последовательных 1О приближений, выход старшего разряда которого соединен с вторыми входами первого и третьего элементов И, выходы разрядов узла последовательных приближений подключены к соот- 15 ветствующим тактовым входам узла формирования сигналов, выходы которого образуют вторую и третьюгруппы выходов блока управления, первый, BTopoA H третий Д вЂ” TpH««e ры, информационные входы которых соединены и являются входом блока управления, тактовые входы первого и третьего D-триггеров подключены

K выходам первого и третьего элементов И, а тактовый вход второго

9-триггера соединен с выходом второго формирователя импульсов, второй вход второго элемента И подключен к информационному входу первого

D-триггера, выход второго элемента И соединен с первым входом .узла последовательных приближений, второй вход которого соединен с входом сброса трехраэрядного сдвигового регистра и является входом запуска блока управления, выход третьего разряда тре><— разрядного сдвигового регистра подключен к тактовому входу узла последовательных приближений, выходы . )-триггеров подключены к соответст- 40 вуюцим информационным входам узла формирования управляющих сигналов, выходы узла последoвательных приближений являются первой группой выходов блока управления. 45

На фиг. 1 изобра>кена функциональ— ная схема предложенного логарифмического аналого-цифрового преобразователя; на фиг.2 — то же, блока управления.

Преобразователь включает источ50 ник 1 входного сигнала, операционный усилитель 2, источник 3 опорного напряжения, компаратор 4, блок 5 уп" давления, первый и второй запоминающие конденсаторы 6 и 7, первый, второй, третий, четвертый, пятый, шес.той, седьмой, восьмой, девятый, де-сятый, одиннадцатый и двенадцатый ключи 8-19, первый, второй, третий; четвертый и пятый масштабные резисторы 20-24, первый, второй и третий дополнительные масштабные резисторы

25, 26 и 27, первый и второй дополнительные запоминающие конденсаторы

28 и 29, первый, второй, третий, 65

«<>тверть«й, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый дополнительные клн>чи 30-41, первый и второй дополнительные источники 42 и 43 опорного напряжения, шина 44 нулевого потенциала, разрядный выход 45 преобразователя.

Блок 5 управления содержит генератор 46 тактовых импульсов, трехразрядный сдвиговый регистр 47, узел 48 последовательных приближений,первый, второй и третий формирователи 49, 50 и 51 импульса, первый, второй и третий элементы И 52, 53 и 54, первый, второй и третий D триггеры 55, 56 и 57, узел 58 формирования управляющих сигналов, вход 59 запуска, вход 60 блока управления.

Логарифмический аналого †цифров преобразователь работает следующим образом.

В исходном состоянии ключи 10, 11, 14, 15, 30 и 40 замкнуты, а остальные разомкнуты. При поступлении сигнала "Вапуск" ключ 8 замыкается, преобразуемый сигнал через операционный усилитель 2 с единичным коэффициентом передачи поступает на вход компаратора 4, сигнал с выхода которого через блок 5 управления размыкает ключ 11 и замыкает ключ 12, если преобразуемый сигнал не превышает по абсолютной величине напряжение первого дополнительного источника 42 опорного напряжения, или замыкает ключи 32 и 33, если превышает опорное напряжение.

Напряжение первого дополиительного источника 52 опорного напряжения выбирается равным

Ч>п « (1)

С« где -р — минимальное напряжение преI« образуемого сигнала; — коэффициент абсорбции конденсаторов.

Если минимальное напряжение преобразуемого сигнала составляет 100 мкВ, TQ на первом запоминающем конденсаторе 6 запоминаются напряжения от 0 до -100 мВ, а на первом дополнительном запоминающем конденсаторе 28 запоминаются напряжения от — 100 мВ до -5 В. На одном иэ этих конденсаторов запоминается напряжение равное уf (281 = 0 <- «. Осм < (2 ) где U н ааряже нне преобраэ уемого сигнала; (1 — напряжение смещения операционного усилителя 2.

После запоминания напряжения размыкаются ключи 8, 40 и 30, а ключи

39 и 17 замыкаются. Одновременно раз1042036

60 мыкаются ключи 10 и 12 и замыкаются ключи 9 и 11, если преобразуемый сиг нал не превышает напряжение первого дополнительного источника опорного напряжения, или размыкаются ключи 32 и 33 и замыкаются ключи 31 и 34, если преобразуемый сигнал превышает указанное опорное напряжение.

В обоих случаях конденсатор, на котором запоминалось напряжение, переключается так, что к неинвертирую- 10 щему входу операционного усилителя 2 через первый масштабный резистор 20 подключается напряжение, определяемое выражением (.2), отрицательного знака. 15

Первый дополнительный масштабный резистор 25 и третий масштабный резистор 22 выбираются из условия . (((")4, "25 ПФ2 (3)

"22

R R

22 25

g +Д " 20 21 где А20, R21 — сопротивления COOTк22, Р2 ветственно второго, третьего масштабных резисторов 20, 21 и 22, первого дополнительного масштабного резистора 25;

D — динамический диапа; зон преобразователя.

Иа выходе операционного усилитее ля 2 устанавливается напряжение 35

0 Р1/2

В момент этого установления компаратором 4 сравниваются напряжения (5) и напряжение источника 3 опорного напряжения. 40

Если выходное напряжение опера-. ционного усилителя 2 не повышает на- . пряжение источника 2 опорного напряжения, то блок 5 управления размыкает ключ 39 и замыкает ключ 41, 45 а напряжение на выходе операционного усилителя 2 остается неизменным.

Если выходное напряжение опера-. ционного усилителя 2 больше напря- 50 жения источника 3 опорного напряжения, то блок 5 управления размыкает ключи 39, 17 и замыкает ключи

41, 30. В результате операционный усилитель 2 работает в режиме повторителя, выходное напряжение которого равно преобразуемому с отрицательным знаком.

Для двух рассмотренных случаев

kh-1

u " =-u В (И

2 Х

1 где п — число разрядов.

После установления напряжения в соответствии с (6) блок 5 управления в третий раз в первом такте преобразования проверяет состояние ком- А5 паратора 4, сравнивающего выходное напряжение операционного усилителя 2 с напряжением второго дополнительного источника 43 опорного напряжения. Если выходное напряжение операционного усилителя 2 не превышает это опорное напряжение, то блок 5 управления размыкает ключи 15, 41 и замыкает ключи 16, 39 и начинается . заряд второго запоминающего конденсатора 7, на котором запоминаются напряжения от 0 до 100 мВ до напряжения 0( н-1 (1) 2

=(1 =-0 В . ()

Если выходное напряжение операционного усилителя 2 больше напряжения. второго дополнительного источника 43 опорного напряжения, то блок 5 управления размыкает ключ 41, замыкает ключи 36, 37 и 39, и начинается заряд второго дополнительного запоминающего конденсатора 29,работающего с напряжениями от 100 мВ до 5 В.

После окончания переходного прОцесса запоминания начинается второй такт преобразования с размыкания ,ключа 17 и замыкания ключа 30.

Одновременно с этим происходит размыкание ключей 9, 11, 14, 16 и замыкание ключей 10, 12, 13 и 15, если выходное напряжение операционного усилителя 2 не больше напряжения второго дополнительного источника 43 опорного напряжения, или размыкание ключей 9, 31, 34, 36, 37 и замыкание ключей 10, 32, 33, 35 и 38, если выходное напряжение операционного усилителя 2 больше опорного.

В обоих случаях конденсатор, на котором запомнилось напряжение, переключается так, что к неинвертирующему входу операционного усилителя 2, работающему в это время в качестве повторителя, подключает- ся запомненное напряжение с .отрицательным знаком.

Сопротивления четвертого масштабного резистора 23 и второго дополнительного масштабного резисто-, ра 26 выбираются из условия (21 < 26 Р1Й (81

R 2

2 R»

R„R26

R „Р R2O 21 ()

2Ú 26 где Р23 R26 — сопротивления четвертого масштабного резистора 23 и второго дополнительного масштабного резистора 26 .

После запоминания происходит размыкание ключей 10, 12, 13, 17 и замыкание ключей 9, 11, 14 и 18, если выходное напряжение операционного усилителя 2 не превышает напряжение

104203 6

10 второго дополнительно го источника 4 Л опорного напряжения, или размыкание ключей 31, 33, 35, 38 и замыкание ключей 32, 34 и 18, если выходное напряжение операционного усилителя 2 больше опорного.

Аналогично первому такту, выходное напряжение операционного усилителя 2 равно п-1

1!2 Сравнивая это напряжение с опоркомпаратор 4 вырабатывает второй разряд, который запоминается в блок е 5 управления, т . е . н а втором дополни тель ном запоминающем конде н саторе 2 9 запоминается напряжение,. оп исыв аемое выражением (1 0 ) .

В следующих тактах и рео бра зов ан ия обеспечивается равенство с уммарных сопротивлений, включенных в целях инве рт ирующе го и не и 1 вертирующего входов операционного усилителя 2 .

После и тактов выходное н апряжение операционного усилителя 2 рав но

02 — (12) (n) max

1 и 2 имеем

0 и р шс х (4+ )2

Uo

2"=й +1

N (13) где И вЂ” максимальное значение вы т ходного кода блока 5 управления>.

М - текущее значение выходного кода 5 управления.

С другой стороны, после каждого такта преобразования выходное напряжение операционного усилителя 2 возрастает и стремится к максимальному значению. После и тактов оно равно где d" — относительная погрешность.

Иэ выражений (11 ), (12 ), и (13 ) сле.— дует

N= Pop («e) — (1 )

К ()0

Первый и второй запоминающие конденсаторы 6 и 7 участвуют только в первом и втором тактах работы при преобразовании входных напряжений, меньших по абсолютной величине максимального запоминаемого на этих конденсаторах, В нерабочем состояниИ указанные конденсаторы замкнуты на шину нулевоюо потенциала. Поэтому остаточное напряжение, возникающее на них вследствие диэлектрической абI5 сорбции, меньше минимального преобразуемого сигнала.

Первый и второй дополнительные запоминающие конденсаторы 28 и 29 работают при больших преобразуемых

20 напряжениях. Величина ошибки, вызванная диэлектрической абсорбцией, не превышает дополнительной погрешности.

Узел 48 последовательных прибли75 жений представляет собой микросхему К155 ИР17 ГЗ 3.

Узел 58 формирования управляющих сигналов представляет собой логическую схему (фиг.2), на выходах которой формируются следующие сигналы:

К8 = Т1.A n 1r К9 =(T2+TÇ): (А н1. 81+

+An-2 В2 J, К10 = К12+Ан 1 В1+А н- ; п-3 п-3, Ь2+, К11=К9+А 1 В1+А л-2 В2+

Р5 1=О

t =0

1 - В1+А

B2 K14=K13 K15=K16; К17 =(T2+

+ТЯ) Аpq K18=(T2+TÇOC) А, -2 j

K19 = (T2+T3,Й) А î КЗО=Т1+ТЗ

4О )К31=(Т2+ТЗ)В1. В2, K32=T1"В1.В2

K33 = К17; K34 = К18; K35=T1 Anq В2, K36=T3.В2; K37 = К22! K38 = K21, п-2

К39 = Т2 А п-1+ A; > К40 = Т1 - А л1, =а

K41= T3 A„,„.

Указанные сигналы подаются на управляющие входы соответствующих по номеру ключей.

По сравнению с устройством-прототипом предложенный преобразователь обладает повышенной точностью преобразования и более широким диапазоном преобразуемого сигнала.

10420 36

%2 4И

ВНИИПИ Заказ 7130/50 Тираж 796 Подписное

° »

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4