Устройство для сортировки информации

 

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ИНФОРМАЦИИ ПО авт.св. 4639бё, о тличающееся тем, что, с целью расширения функциональных возможМюстей устройства путем ндентификаjjHH информационного вхрда выбранного числа, в него введены дополнительные элементы памяти дополнительный мажоритарный элемент и элементы И, причем вход каждого дополнительного элемента памяти соединен с выходом соответствующей схемы сравнения, инверсные выходы дополнительных элементов памяти соединены с первыми входами .соответствующих элементов И, . прямые выходы дополнительных элементов памяти подключены к входам допол|нительного мажоритарного элемента, ,выход дополнительного мажоритарного элементаJ соединен с вторыми входами элементов И, выходы которых соединены с идентификационными выходами устройства ,ty (Л 4 :/э z :д

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) >f59 G 06 F 7 08

), ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1-

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 463968 (21) 3455489/18-24 (22) 15.04.82 (46) 23.09.83. Бюл. Р 35 (72) В.B.Êàìûíîâ и В.П.Игнатович (53} 681.325 ° 5(088.8). (56) 1 ° Авторское свидетельство СССР

В 463968, кл. G 06 F 7/08 1974 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ СОРТИРОВКИ

ИНФОРМАЦИИ по авт.св. 9 463966, о т" л и ч а ю щ е е с я тем, что, с целью расширения функциональных возмож .,ностей устройства путем идентифика,Бии информационного вхрда выбранного числа, в него введены дополнительные элементы памяти, дополнительный мажоритарный элемент и. элементы И, причем вход каждого дополнительного

I элемента памяти соединен с выходом соответствующей схемы сравнения, инверсные выходы дополнительных элементов памяти Соединены с первыми входами .соответствующих элементов И, прямые выходы дополнительных элемен- тов памяти подключены к входам допол1нительного мажоритарного элемента,,выход дополнительного мажоритарного элемента, соединен с вторыми входами элементов И, выходы которых соединены с идентификационными выходами устройства.

1043635

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления и мультипрограммных вычислительных системах.

По основному авт.св. Р 463968 известно устройство, которое содержит элементы памяти, схемы сравнения и мажоритарный элемент, причем выходы всех элементов памяти соединейы с входами мажоритарного элемента, выход 10

1 которого соединен с первыми входами схем сравнения и выходом устройства, каждый вход устройства соединен с первым входом соответствующего эле.— мента памяти, выход каждого из кото- 15 рых соединен c вторым входом соответствующей схемы сравнения, выход каждой схемы сравнения соединен с вторым входом одноименного элемента памяти (lj, 20

Недостаток известного устройства заключается в невозможности идентифицировать для вычислительной системы информационный вход, по которому поступило в устройство К-е по величине .число, Цель изобретения - расширение функциональных возможностей устройства путем .идентификации информационно го входа, по которому поступило в устройство К-е по величине число.

Цель достигается,тем, что в устройство введены дополнительные эле-. менты памяти, дополнительный мажоритарный элемент и элементы И, причем вход каждого дополнительного элемента памяти соединен с выходом соответствующей схемы сравнения, инверсные выходы дополнительных элементов памяти соединены с первыми входами соот- 40 ветствующих элементов И, прямые выходы дополнительных элементов памяти подключены к входам дополнительного мажоритарного элемента, выход дополнительного мажоритарного элемента 45 соединен с вторыми входами элементов

И, выходы которых соединены с идентификационными выходами устройства.

Укаэанная совокупность элементов и связей позволяет осуществлять иден- 50 тификацию информационного входа, по которому поступило в устройство К-е по величине число, путем выделения с помощью дополнительного элемента памяти и элементов И К-й схемы сравнения, на выходе которой не было сигнала Неравенство . в момент времени, определяемый дополнительным мажоритарным элементом.

На чертеже представлена схема предлагаемого устройства. 60

Устройство содержит и входов 1, ° элементы памяти 2,схемы сравнения 3, мажоритарный элемент 4 и-к+1 из дополнительные элементы 5 памяти, дополнительный мажоритарный эле- 65 мент 6 tl-1 из и, элементы И 7 и идентификационные выходы 8.

Каждый из входов 1 соединен с информационным входом соответствующего элемента 2 памяти, а его выход сое- динен с вторым входом соответствующей схемы 3 сравнения и мажоритарного элемента 4, выход которого подключен к первым входам всех схем 3 сравнения. Выход каждой схемы З.сравнения соединен с блокировочным входом соответствующего элемента памяти и входом соответствующего дополнительного элемента 5 памяти..Инверсные выходы всех дополнительных элементов

5 памяти подключены к первым входам соответствующих элементов 4, а прямые выходы - к входам дополнительного мажоритарного элемента. Выход дополнительного мажоритарного элемента б соединен с вторыми входами всех элементов И 7. Выходы элементов И 7 соединены с идентификационными выходами устройства.

Устройство работает следующим образом.

На входы 1 подаются обрабатываемые числа последовательным двоичным кодом, начиная со старших разрядов.

Значения одноименных разрядов всех поступивших чисел запоминаются соответствующими элементами 2 памяти и передаются на входы мажоритарного элемента 4. Если число единиц, поступивших на входы мажоритарного элеменЭ. та 4, йе меньше его порога (ll-к+1), на его выходе формируется также еди" ничное значение одноименного разряда выходного чИсла. При невыполнении указанного условия выходное число в данном разряде принимает нулевое значение. Сформированное значение разряда выходного числа подается на один из входов схем 3 сравнения, где производится его сравнение со значения- ми одноименных разрядов, подаваемыми на входы мажоритарного элемента 4.

При неравенстве схема 3 сравнения вырабатывает сигнал, который поступает на блокировочный вход элемента 2 памяти и блокирует в нем прием последуни@их.разрядов чисел с входа 1 устройства.

Элемент памяти независимо от значения последующих разрядов числа, подаваемого на его информационный вход, .остается в состоянии, соответствующем значению первого несравнившегося разряда.

Вырабатываемый сигнал также поступает на вход дополнительного элемента 5 памяти, устанавливая его по инверсному выходу в состояние 0, а по прямому выходу — в состояние 1 .

По мере поступления на входы 1 устройства разрядов обрабатываемых чисел íà его выходе формируется пос- ледовательность значений К-го по веЭ 104363,5

l

Составитель Е.Иванова

Редактор Г. Везвершеико Техред 3L. Костий Коррек тор С. шекмар

Заказ 7338/51 Тираж 706 Подписное

BHNNIIM Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Й-35, Раушская наб., д. 4/5 филиал ППП Патент "., г.ужгород, .ул.Проектная, 4 личине числа, а на входы дополнительного мажоритарного элемента 6 по мере формирования К-го по величине числа поступают единичные сигналы -с дополнительных элементов 5 памяти, соответствующих входам 1, по которым передается это число. При достижении порога срабатывания я -1 из и дополнительного мажоритарного элемента 6 единичное значение сохранится на инверсном выходе только у допол- 10 нительного элемента 5 памяти, соответствукщего входу 1, по которому передавалось К-е число. На выходе мажо-. ритарного элемента 6 формируется единичный сигнал, который открывает эле-f$ мент И 7 в случае, если на его пер- вом входе присутствует единичный сигнал с дополнительного элемента 5 памяти. При этом на выходе 8 элемента

И 7, соответствующего входу 1, по которому передавалось К-е читало, формируется сигнал 1, на остальных выходах 8 « сигнал 0, Таким образом„ введение в устройство дополнительных элементов и связей позволяет по сравнению с прототипом дополнительно идентифицировать вход по которому передавалось

К-е по величине число, что дает возможность испольэовать его в мультипрограммных вычислительных процессах для обработки запросов, приоритет которых задается источником запроса в виде последовательного двоичного кода.

По сравнению с известным предлагаемое устрейство более универсально, так как для расширения диапазона приоритетов в известном устройстве требуется увеличить разрядность регистров и коммутаторов каналов, а в предлагаемом только изменить разрядность поступакщего на входи последовательного кода без увеличения оборудования.