Устройство для записи сигналов цифровой информации

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ .

РЕСПУБЛИК (19) (11) . 3rS1) G ll В 5/О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3416963/18-10 (22) 05 ° 04.82 (46) 07.10 ° 83. Бюл. V 37 (72) Н.В. Рябинин, А.И. Дралин, Г.И. Князев, В.И. Михайлов и В.Б. Сурков (53) 534.852.4(088.8)) (56) 1. Патент СИА и 3879342, кл. 360/45., 1975 °

2. Авторское свидетельство СССР

N 769608, кл. G ll В 5/09,1980 (прототип).. (54)(57) УСТРОЙСТВО ДЛЯ ЗАПИСИ

СИГНАЛОВ ЦИФРОВОЙ ИНФОРИАЦИИ, содержащее регистр сдвига, выходы которого подключены к соответствующим входам дешифратора, а информационный вход и синхровход - к шинам сигналов цифровой информации и синхроимпульсов, коммутатор, выход которого связан с входом блока записи, блок формирования задержанных синхросерий, вход которого соединен с шиной синхроимпульсов,a выходы — с первой группой входов коммутатора, разрешающий вход которого подключен к выходу среднего разряда регистра сдвига, блок управления с подключенной к его пер-. вому управляющему входу адресной шиной, о т л и ч а ю щ е е с я тге, что, с целью повышения точности компенсации, в него введены дополнительная адресная шина и подключенный к ней блок хранения кодов разрешающей, способности, выход которого соединен с вторым управляющим входом блока управления, включенного между выходами дешифратора и второй группой входов коммутатора, при этом блок уп-. равления содержит элемент ИЛИ с прямым и инверсным выходами, два элемен,та 2-2 Й-2 ИЛИ, два элемента 2-3 И-2

ИЛИ и элемент 2-1-2 И.-3 ИЛИ,при этом первый вход первой группы первого эле. мента 2-2 И-2 ИЛИ, первый вход первой группы первого элемента 2-3 И-2.

ИЛИ, вход второй группы элемента .

2-1-2 И-3 ИЛИ, второй вход первой группы второго элемента 2-2-И-2 ИЛИ и первый вход первой группы второго элемента 2-3 И-2 ИЛИ являются соответственно первым, вторым, третьим., четвертым и пятым информационными входами блока управления, выходами блока управления являются выходы первого элемента 2-2 И-2 ИЛИ, первого элемента 2-3 И-2 ИЛИ, элемента 2-1-2 6

И-3 ИЛИ, второго элемента 2"2 И-2 ИЛИ и второго вовмвита 2-3 И-2 ИЛИ, одии ВВВ вход элемента ИЛИ подключен к выходу блока хранения кодов разрешающей способности, к второму входу первой ф группы первого элемента 2-3 И-2 ИЛИ и к третьему входу второй группы второго элемента 2 И-3 И"2 ИЛИ, другой вход элемента ИЛИ соединен с адресной шиной номеров цилидров, с третьим входом второй группы первого элемента 2-3 И-2 ИЛИ и с вторым входом второй группы второго элемента 2-3 И-2 ИЛИ, прямой выход элемента ИЛИ подключен к второму входу первой группы первого элемента 2-2 И"2

ИЛИ, к второму входу первой группы первого элемента 2-3 И-2 ИЛИ и к первому входу второго элемента 2-2 И-2

ИЛИ, инверсный выход элемента ИЛИ соединен с первым входом второй группы первого элемента 2-2 И"2 ИЛИ, с вторым входом первой группы элемента 2-1-2 И-3 ИЛИ, с первым входом третьей группы элемента 2-1-2 И-3 ИЛИ, 1046765 с вторым входом второй группы второ"

ro элемента 2-2 И-2 ИЛИ и с вторым входом первой группы в-ооого элемента 2-3 И-2 ИЛИ, первый вход первой группы первого элемента 2-2

И-2 ИЛИ, подключен к первому входу первой группы первого элемента 2-3 И-2 ИЛИ и к первому входу первой группы элемента 2-1-2 И-3 ИЛИ, второй вход второй группы первого элемента 2-2 И-2 ИЛИ соединен с первым входом первой группы первого элемента 2-3 И-2 ИЛИ, второй вход третьей группы элемента 2-1-2 И-3 ИЛИ подключен к второму входу первой группы второго элемента 2-2 И-2 ИЛИ и к первому входу второй группы второго элемента 2-3 И-2 ИЛИ, первый вход второй группы, второго элемента 2-2 И-2

ИЛИ соединен с первым входбм первой группы второго элемента

3 И-2 ИЛИ.

Изобретение относится к записи дискретных или цифровых данных и предназначено для использования в вычислительной технике, в частности в запоминающих устройствах на магнитных но- 5 сителях.

Известно устройство предварительной компенсации при записи цифровой информации, содержащее регистр сдвига, блок выделения образца, блок оЬнаруженил ошиЬки, Ьлок сдвига импульсов, блок генерирования задержанных синхроимпульсов, усилитель записи, шину цифровой информации шину импульсов синхронизации, информационный вход 15 регистра сдвига соединен с шиной цифровой информации, а синхронизирующий» с входом блока генерирования задержанных синхроимпульсов. Регистр сдвига состоит из последовательно соединен- 20 ных триггеров первой группы и посл4" довательно соединенных триггеров второй группы, выходы триггеров обеих групп соединены с входами блока выделения образца, выход последнего 25 триггера первой группы дополнительно соединен с разрешающим входом блока сдвига импульсов, управляющие вхо" ды которого подключены к выходам

1 блока выделения образца, коммутирую" щие входы блока сдвига импульсов со единены с выходами блока генерирования задержанных синхроимпульсов, выход блока сдвига импульсов подключен к входу блока записи 1 1 .

Недостатком указанного устройства предварительной компенсации при записи.цифровой информации заключается в малой точности компенсации, так как не учтено изменение разрешающей спо" собности пар магнитная головка - маг-, 40

2 нитная поверхность при переходе от г одной пары к другой и при изменении радиуса дорожки (цилиндра) .

Наиболее близким к предлагаемому является устройство для магнитной записи цифровой информации на диски, содержащее регистр сдвига с входом импульсной последовательности информации, входом синхроимпульсов и входом установки схемы в исходное состо" яние, дешифратор, входами подключенный к выходам регистра сдвига, коммутатор, управляющими входами подключенный к выходам дешифратора, а инфор" мационным входом - к центральному выМ ходу регистра сдвига, схему выработки задержанных синхросерий, вход которой подключен к входу синхроимпульсов, а выходы — к соответствую- щим входам коммутатора, усилитель записи, подключенный к выходу коммутатора, блок управления схемой выработки .задержанных синхросерий, вход которого подключен к входу адреса дорожки, а выходы - к дополнительным входам управляемой схемы выработки задержанных синхросерий 2).

Устройство позволяет изменять ве" личину вводимых предыскажений в записываемый сигнал в зависимости от радиуса дорожки диска и тем самым повысить плотность записи. Однако в данном случае не учитывается разброс параметров пар магнитная головка - носитель, что также не позволяет достичь высокой точности компенсации .

Цель изобретения - повышение точности компенсации.

Указанная цель достигается тем, что в устройство для записи сигналов

3 10467 цифровой информации, содержащее регистр сдвига, выходы которого подключены к соответствующим входам дешифратора, а информационный вход и синхровход - к шинам сигналов цифровой информации и синхроимпульсов, коммутатор, выход которого связан с входом блока записи, блок формирования задержанных синхросерий, вход которого соединен с шиной синхроимпуль- 1О сов, а выходы - с первой группой входов коммутатора, разрешающий вход которого подключен к выходу среднего разряда регистра сдвига, блок управ-. ления с подключенной к его первому управляющему входу адресной шиной, введены дополнительная адресная шина и подключенный к ней блок хранения кодов разрешающей способности, выход которого соединен с вторым управ. ляющим входом блока управления, включенного между выходами дешифратора и второй группой входов коммутатора, при этом блок управления содержит элемент ИЛИ с прямым и инверсным выходами, два элемента 2-2 И-2 ИЛИ, два элемента 2-3 И-2 ИЛИ и элемент

2-1-2 И-3 ИЛИ, при этом первый вход первой .группы первого элемента 2-2

l)-2 ИЛИ, первый вход первой группы первого элемента 2-3 И-2 ИЛИ, вход второй группы элемента 2-1-2 И-3 ИЛИ, второй вход первой группы второго элемента 2-2 И-2 ИЛИ и первый вход первой группы второго элемента 2-3

И- 2 ИЛИ .являются соответственно первым, вторым, третьим, четвертым и пятым информационными входами блока г управления, выходами блока управления являются выходы первого элемента 2-2 И-2 ИЛИ первого элемента 2-3 4о

И-2 ИЛИ, элемеита 2-1-2 И-3 ИЛИ, вто-. рого элемента 2-2 И"2 ИЛИ и второго элемента 2-3 И-2 ИЛИ, один вход элемента ИЛИ подключен к выходу блока хранения кодов разрешающей способноср 45, ти, к второму входу второй группы первого элемента 2-3 -И-2 ИЛИ и к третьему входу второй группы второ, го элемента 2-3 И-2 ИЛИ, другой вход элемента ИЛИ соединен с адресной ши" 50 ной номеров цилиндров, с третьим входом второй группы первого элемента

2-3 И-2 ИЛИ и с вторым входом второй . группы второго элемента 2-3 И-2 ИЛИ, прямой выход элемента ИЛИ подключен 55 к второму входу первой группы первого элемента 2-2 И-2 ИЛИ, к второму входу первой группы первого элемента 2-3 И-2

65 4

ИЛИ и к первому входу второго элемента

2-2 И-2 ИЛИ, инверсный выход элемента

ИЛИ соединен с первым-входом второй группы первого элемента 2-2 И-2 ИЛИ,с вторым входом первой группы элемента 2-1-2 И-3 ИЛИ, с первым входом . третьей группы элемента 2-1-2 И-3 ИЛИ, с вторым входом второй группы второго элемента 2-2 И-2 ИЛИ и с вторым входом первой группы второго элемента 2-3 И-2 ИЛИ, первый вход первой группы первого элемента 2-2 И-2 ИЛИ подключен к первому входу первой группы первого элемента 2-3 И-2 ИЛИ и к первому входу первой группы элемента 2-1-2 И-3 ИЛИ, второй вход второй группы первого элемента 2-2 И-2 ИЛИ соединен с первым входом первой группы первого элемента 2-3 И-2 ИЛИ, второй .вход третьей группы элемента

2-1-2 И-3 ИЛИ подключен к второму входу первой группы второго элемента g-2 И-2 ИЛИ и к первому входу второй группы второго элемента 2-3 И-2 .ЫЛИ, первый вход второй группы второго элемента 2-2 И-2 ИЛИ соединен с первым входом первой группы второго элемента 2-3 И-2 ИЛИ.

Блок управления вырабатывает сигнал оптимальной величины компенсации сигналов входной цифровой.информации в зависимости от сигналов на его информационных и управляющих входах путем сдвига записываемого сигнала в сторону, противоположную сдвигу этого сигнала при воспроизведении.

На фиг. 1 изображено устройство для записи сигналов цифровой инфор- . мации, блок-схема; на фиг. 2 - функ" циональная схема устройства; на фиг. 3 - временные диаграммы, поясняющие работу устройства.

Устройство предварительной ком-. ,пенсации при записи цифровой инфор- ,мации содержит шину 1 цифровой ин формации (фиг. 1 и 2), шину 2 импульсов синхронизации, регистр 3 сдвига, дешифратор 4, блок 5 формирования задержанных синхросерий, коммутатор 6, блок 7 записи, блок 8 управ-, ления, адресную шину 9, дополнитель" ную адресную. шину 10, блок 11 хране-. ния кодов разрешающей способности.

Шина 1 цифровой информации предназначена для приема сигналов цифро- вой информации на вход устройства.

Шина 2 импульсов синхронизации пред,назначена для синхронизации работы . устройства. Информационный вход реS 104676 гистра 3 сдвига соединен с шиной 1, .а синхронизирующий вход - с шиной 2, Выходы регистра 3 сдвига подключены к входам дешифратора 4, который состоит из элементов И 12-15 и элемента 4 ИЛИ-НЕ 16 и предназначен для выработки на выходе сигналов, соответствующих комбинациям цифровой информации на его входе. Блок 5 формирования задержанных синхросерий . состоит из последовательно соедиНенных элементов 17-20 задержки. Вход блока 5 подключен к шине 2, а выходы соединены с первой группой входов коммутатора 6, который состоит из элементов 3 И 21-25 и элемента 5

ИЛИ 26 и представляет собой мультиплексор. Разрешающий вход коммутатора 6 подключен vgд -выходу регистра 3 сдвига. Блок 8 управления состоит из элемента ИЛИ 2 7 с прямым и инверсным выходами, элемента 2-2 И.-2 ИЛИ 28.„ элемента 2-3 И-2 ИЛИ 29, элемента

2-1-,2 И-3 ИЛИ 30, элемента .2-2 И-2

ИЛИ 31 и элемента 2-3 И-2 ИЛИ 32, при >> этом первый вход первой группы элемента 2-2 И-2 ИЛИ 28; первый вход первой группы элемента 2-3 И-2 ИЛИ 29, вход второй группы элемента 2-1-2

И-3 ИЛИ 30, второй вход первой группы 30 элемента 2-2 И-2 ИЛИ 28 .и первый вход первой группы второго элемента 2-3 .: И-2 ИЛИ 32 образуют соответственно первый, второй, третий, четвертый и пятый информационные входы блока 8 управления, выходы которого являются выходами элемента 2-2 И-2 ИЛИ 28, элемента 2-3 И-2 ИЛИ 29, элемента 2-1-2

И-3 ИЛИ 30, элемента 2-2 И-2 .ИЛИ 31 и,элемента 2-3 И-2 ИЛИ 32,первый вход . 4О элемента ИЛИ 27 подключен к выходу блока 11 хранения кодов разрешающей способности,к второму входу второй группы элемента 2-3 И.-2 ИЛИ 29 и к третье у входу второй группы элемен- 45 та 2-3 И-2 ИЛИ 32. Второй вход элемента ИЛИ 27 соединен с адресной шиной 9, с третьим входом второж груп-, пы элемента 2-3И-2 ИЛИ 29 и с вторым входом второй группы элемента 2-3И-2

ИЛИ, 32. Прямой выход элемента ИЛИ 27 подключен к второму входу первой группы элемента 2-2И-2 ИЛИ 28, к второму входу первой группы элемен« та 2-3 И-2 ИЛИ 29 и к первому входу элемента 2"2И-2 ИЛИ 31. Инверсный выход элемента ИЛИ 27 соединен с первым входом второй группы элемен" та 2-2И-2 ИЛИ 28 с вторым входом первой группы элемента 2-1-2 И-3 ИЛИ 30, с первым входом третьей группы элемента 2-1-2 И-3 ИЛИ 30, с вторым входом второй группы элемента 2-2 И-2

ИЛИ 31 и с вторым входом первой группы элемента 2-3. И-2 ИЛИ 32. Первыи вход первой группы элемента 2-2 И-2.

ИЛИ 28 подключен к первому входу первой группы элемента 2-3 И-2 ИЛИ 29 и к первому входу первой группы.эле мента 2-1-2 И-3 ИЛИ 30. Второй вход. второй группы элемейта 2-2 И-2 ИЛИ 28 соединен с первым входом первой группы элемента 2-3 И-2 ИЛИ 29. Второй вход третьей группы элемента 2-1-2 И-3 ИЛИ 30 подключен к второму входу первой группы элемента 2-2 И-2 ИЛИ 31 и к первому входу второй группы эле:мента 2-3 И-2 ИЛИ 32, первый вход второй группы элемента 2-2 И-2 ИЛИ .31 соединен с первым входом первой группы элемента 2- 3 И-2 ИЛИ 32. Информационные входы блока 8 управления . соединены с выходами дешифратора 4, а выходы блока 8 управления подключены к второй группе входов коммутатора 6. Адресная шина 9 предназначена для приема на первый управляющий вход блока 8 управления сигнала номера цилиндра. Адресная шина 10 предназначена для приема сигналов номера магнитной головки на адресные входы блока 11 хранения кодов разрешающей способности пар магнитная головка — магнитная поверхность, в качестве которого. можно использовать стандартное ПЗУ (например микро-. схему 155 РЕЗ).

Рассмотрим работу устройства по функциональной схеме (фиг. 2).

Сигналы входной цифровой информации (фиг.3а) подаются на информационный вход регистра 3 сдвига и сдвигаются (сдвиг происходит в направлении слева направо) на один разряд по каждому синхроимпульсу (фиг. 3в), поступающему на вход синхронизации регистра сдвига 3. С выхода регистра 3 сдвига сигналы цифровой информации (фиг. Зс ) - цифровая последовательность на 6 -выходе регистра 3 сдвига, цифровал последовательность на выходах j), Е, f, 5, Н, 1, 3, К регистра 3 сдвига представляет собой цифровую последовательность на

6-выходе регистра 3 сдвига, сдвинутую в каждом такте работы устройстsa на один разряд, подаются на входы 10467 дешифратора 4, где в каждом такте работы устройства происходит сравнь ние поступающей комбинации сигналов цифровой информации с, образцовыми комбинациями (табл. 1), если имеет" ся равенство,. то на соответствующем выходе блока выделения образца 4 вырабатывают сигнал, который указывает1 величину и направление компенсации

G-разряда регистра 3 .сдвига (,табл.l). 10!

20 компенсации.

1 0 101

0 .0 101

001

М. м.001

Таблица 2 дед д д с n t

0 М„М, .Сдвиг от кодовой комбинации!

Компенсация от номера магнитной головки

0 1 0 0 1

%. 0

Компенсация от номера цилиндра

Результирующая величина компенсации

Д 4 Ай,1 AQ .й t b 1Д Atg At

Направление компенсации задается кодовой последовательностью. С выхода блока 8 управления на вторую груп-45 пу входов коммутатора 6 подают сигналы, разрешающие прохождение на вы- ход устройства сигналов, задержанных во времени (фиг. 3 т,и) или поступающих во времени раньше (фиг.3 5,К) 50 на величину М1 или д1 относительно сигналов (фиг.3 B), которые подают на выход устройства, если входной сигнал не компенсируют. Сигналы на выходе блока 6 .сдвига импульсов 55 фиг.3Ч) представляют собой скомпенсированную входную1цифровую информа" цию.

С 0 EFGH1 JK

0 0,А t3 Вправо

0 0 а

0 1 0 1,Ь, Влево а 1 0 0

1 - безразличное состояние. я - компенсация не производится.

65 8

Сигналы с выхода дешифратора 4 поступают на информационные входы блока 8 управления.

Наличие единичного сигнала на пер" вом управляющем входе блока управления указывает на то, что необходимо произвести дополнительную компенсацию сигналов входной информации в .зави:имости от номера цилиндра, нулевой сигнал указывает на отсутствие дояолнительной компенсации. Единичный сигнал, поступающий на второй управляющий вход блока управления с выхода блока хранения кодов разрешающей способности, указывает на то, что необходимо произвести дополнительную компенсацию в зависимости от номера маг" нитной головки. Нулевой сигнал указывает на отсутствие дополнительной

Для пояснения работы логического преобразователя представлена табл. 2.

0 0 1 0 1 1

Введение в предлагаемое устройство адресной шины номера магнитных головок и блока хранения кодов разрешающей способности пар магнитная головкамагнитная поверхность выгодно отли чает это устройство от устройства предварительной компенсации при записи цифровой информации, применяемое в системе накопителя на магнитных дис" ках ЕС-5080, который принят эа баэо- вый образец, так как предварительная компенсация осуществляется не только в зависимости от. кодовой комбинации данных, поступающих на вход устройства, но и от разрешающей способности пар магнитная головка - магнит1046 ная поверхность, номера цилиндра, изменение которого соответствует изменению радиуса магнитной дорожки. При этом значительно повышается точность предварительной компенсации при записи цифровой информации и расширяется поле технологического допуска параметров магнитных головок, что приводит к увеличению количества годных .магнитных головок в накопителе на маг-1О нитном носителе более чем на 53. Уст-. ройство целесообразно применять в на копителях со сменными пакетами дисков, т.е. разрешающая способность пар магнитная головка " магнитная поверх- 15 ность изменяется от пакета к пакету

7й 10 и от радиуса дорожек записи, Устройст-. во также Mox(HQ использовать при компенсации входной информации только от двух факторов, например кодовой комбинации и разрешающей способности пар магнитная головка - магнитная поверхность (более приемлемо в нако-, пителях на магнитных дисках с малыми перемещениями магнитных головок вдоль радиуса диска или в накопителях на магнитном барабане) или кодо-. вой комбинации. и номера. цилиндра (це- лесообразно применять в постоянных однодисковых накопителях с одной пе-: ремещающейся вдоль радиуса диска магнитной„головкой).

1046765

1046765

Составитель Ю.Алеаин

Редактор A. Власенко Техреду И.Костик 1 Корректор С.Шекмар

З з 7735/56 Тираж 595 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4