Время-импульсное множительное устройство

 

09) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5D G 06 G 7/16

Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 3447480/18-24 (22) 28,05.82 (46) 15.10.83. Бюл. N 38 (72) А.Е.Волынский, С.А.Рачин и А.А.Смирнов (53) 681.335(088.8) (56) 1. Патент ФРГ N 2550760, кл. G 06 G 7/16, опублик. 1976.

2, Авторское свидетельство СССР iV 847329, кл.G 06 G 7/16!, 1979

1(прототип). (54) (57) 1. ВРЕМЯИМПУЛЬСНОЕ ИНОЖИ" >

ТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок хранения временных интервалов, вход которого является первым входом устройства, блок распределения тактовых импульсов, первый, второй и третий, выходы которого подключены соответст" венно ко входам тактовой частоты, записи и считывания блока хранения вре-" менных интервалов, соединенные последовательно первый ключ, первый интегратор, второй ключ, второй интегра+ тор, блок запоминания, выход которого является выходом устройства и через третий ключ соединен со входом перво-. . го интегратора, источник опорного напряжения, выход которого через чет" вертыЮ ключ подключен к входу первого интегратора, накапливающий сумматор,. блок сравнения кодов, счетчик, триггер и, элемент И, выходы накапливающего сум-матора и счетчика подключены к соот-,. ветствующим входам блока сравнения кодов, выход которого соединен с пер-. вым входом триггера, выход которого соединен с управляющим входом второго ключа и с первым входом элемента И, второй вход которого подключен к первому выходу блока распределения тактовых импульсов, выход элемента И соединен со входом счетчика, четвертый, пятый, шестой и седьмой выходы блока распределения тактовых импульсов соединены соответственно со вторым входом триггера, с управляющим входом блока запоминания, с управляющим входом третьего ключа и со входом сброса второго интегратора, выход блока хранения временных интервалов подключен к управляющему входу перво., го ключа, вход которого является вторым входом устройства, восьмой и де: вятый выходы блока распределения тактовых импульсов соединены соответственно со входом сброса первого ин- а тегратора и с управляющим входом четвертого ключа, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия и упрощения, в него введе- .ны стробируемый компаратор нулевого уровня, дополнительные элемент И и ключ, причем выход первого интегратора соединен со входом стробируемого ком паратора нулевого уровня, выход которого подключен к первому входу дополнительного элемента И, второй вход которого соединен со вторым входом основного элемента И, выход дополнительного элемента Й подключен к входу накапливающего сумматора, десятый выход блока распределения тактовых. импульсов соединен с управляющими вхо дами .стробируемого компаратора н >ле. вого уровня и дополнительного ключа, выход источника опорного напряжения через дополнительный ключ подключен к другому входу первого интегратора.

2. Устройство по п 1, о т л и ч а ю щ е е е с я тем, что блок распределения тактовых импульсов со1048489 держит генератор тактовой частоты, первый и второй распределители импульсов, триггер, первый и второй счетчики, первый, второй, третий и четвертый элементы ИЛИ, причем выход генератора тактовой частоты соединен с тактовыми входами первого и второго распределителей импульсов и является первым выходом блока распределения тактовых импульсов, вторым и третьим выходами. которого являются соответственно первый и второй выходы первого распределителя импульсов, выходы первого, второго, третьего и четвертого элементов ЙЛИ являются соответственно четвертым, пятым, шестым и седьмым выходами блока распре-, деления тактовых импульсов, восьмым и девятым выходами которого являются соответственно первый и второй вы ходы второго распределителя импульсов. первый и второй входы четвертого элемента ИЛИ подключены к третьим выФ

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Известно времяимпульсное множи;тельное устройство, содержащее интеграторы, ключи, компаратор, одновибраторы (1)

Недостатком этого устройства является низкое быстродействие, Наиболее. близким к предлагаемому является времяимпульсное множительное устройство, содержащее блок хранения временных интервалов, выход ко" торого подключен к управляющему вхо" 15 ду первого ключа, соединеные последоцательно первый интегратор, второй ключ, второй интегратор, блок запоминания, выход которого является выходом устройства и через третий ключ 20 соединен со входом первого интегратора, выход источника опорного напряжения через четвертый ключ соединен со входом первого интегратора, распределитель тактовых импульсов, элемент И, выход которого подключен ко входу источника, накапливающий сумма ходам соответственно первого и второго распределителей импульсов, четвертые выходы которых соединены соответственно с первым и вторым входами

: первого элемента ИЛИ, первый и второй входы второго элемента ИЛИ подключены к пятым выходам соответственно первого и второго распределителей импульсов, шестые выходы которых соединены соответственно с первым и вторым входами третьего элемента ИЛИ, седьмой выход первого распределителя импульсов через первый счетчик подключен к первому входу триггера, десятым выходом блока распределения тактовых импульсов является седьмой вь1ход второго распределителя импульсов, восьмой выход которого через второй счетчик подключен ко второму входу триггера, прямой и инверсный выходы которого соединены с управляющими входами соответственно второго и пер"

aoro распределителей импульсов.

2 тор, блок сравнения кодов, ко входам которого подключены выходы счетчика и накапливающего сумматора, триггер, выход которого соединен с управляющим входом второго ключа и с первым входом элемента И, второй вход которого соединен со входом тактовой частоты блока хранения временных интервалов и с первым выходом распределителя тактовых импульсов., второй и третий выходы которого подключены ко входам записи и считывания блока хранения временных интервалов, выход блока сравнения кодов соединен с первым входом триггера, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы распределителя тактовых импуль" сов подключены соответственно ко второму .входу триггера, к управляющему входу блока записи, к управляющему входу трет.bего ключа, ко входу сброса второго интегратора, ко входу сброса первого интегратора, к управляющему входу четвертого ключа, первым и вторым входами устройства являются соответственно вход блока хранения времен; ных интервалов и вход первого ключа, з þ 4848Ý выход .которого подключен к. первому . ратора нулевого уровня, выход котовходу первого интегратора(2) . рого подключен к первому входу дополНедостатком данного устройства . нительного элемента И, второй вход является малое быстродействие и слож- которого соединен со вторым входом ность структуры. основного элемента И, выход дополЦель изобретения - повышение быст" нительного элемента И подключен ко родействия и упрощение. входу накапливающего сумматора, десяПоставленная цель достигается тем, - тый выход блока распределения такточто во времяимпульсное множительное .:. вых импульсов соединен с управляющими устройство, содержащее блок хранения 40 входами стробируемого компаратора ну" временных интервалов, вход которого : . левого уровня и дополнительного клю-. является первым входом ст ойства од устройства, - - ча, выход исто4ника опорного напряблок распределения тактовых импуль- жения через до о жения через дополнительный ключ подсов, первый, второй и третий выходы .:; ключен к другому входу первого ин" которого подключены соответственно д тегоатора. ко входам тактовой частоты, записи,: При этом блок распределения таки считывания блока хранения временных .. товых импульсов содержит генератор интервалов, соединенные последова- :,;:;-; тактовый частоты, первый и второй тельно первый ключ, первый интегра-, =::- распределители импульсов, триггер, тор, второй ключ, второй интегратор, 2О первый и второй счетчики, первый, блок запоминания, выход которого яв- -:. второй, третий и четвертый элементы ляется выходом устройства и через ::-. ИЛИ, причем выход генератора такто. третий ключ соединен со входом перво-:: вой частоты соединен с тактовыми вхо го интегратора, источник опорного . „-,. дами первого и второго распределитенапряжения, выход которого через . р : лей импульсов и является первым выхочетвертый ключ подключен к входу пер-. . дом блока распределения тактовых им. вого интегратора, накапливающий сум- -::: пульсов, вторым и третьим выходами матор, блок сравнения кодов, счетчик, ".. которого являются соответственно пертриггер и элемент И, выходы накапли- : вый и второй выходы первого распре вающего сумматора и счетчика подклю" :ЗО делителя импульсбв, выходы первого, чены к соответствующим входам блока,-::- второго, третьего и четвертого элесравнения кодов, выход которого со-, ментов ИЛИ являются соответственно единен G.ïeðâûì входом триггера, вы-: .. четвертым, пятым, шестым и седьмым ход которого соединен с управляющим ..- выходами блока распределения тактовых входом второго ключа и с первым вхо" импульсов, восьмым и девятым выходами дом элемента И, второи вход которого . которого являются соответственно пер"

35 подключен к первому выходу блока расп-.::: вый и второй выходы второго распреде ределения тактовых импульсов, выход .лителя имйульсов, первыщ и второй элемента И соединен со входом счет- : входы четвертого элемента ИЛИ подчика, четвертый, пятый, шестой и седь . ключен к третьим выходам соответст: 4О мой выходы блока распределения так-, венно первого и второго распредели" товых импульсов соединены соответст- " телей импульсов, четвертые выходы венно со вторым входом триггера, с ;; . которых соединены соответственно с управляющим входом блока запоминания, -., первым и вторым входами первого элес управляющим входом третьего ключа - -: - мента. ИЛИ первый и второй входы вто. 45 и со входом сброса второго интеграто " :".::, .рого элемента ИЛИ подключены к пятым ра, выход блока хранения временных .-".- выходи соответственно первого .и втоинтервалов подкпючен к управляющему -:;:-,. рого распределителей импульсов, шес" вхолу первого ключа, вход которого :. : тые выходы которых соединены соотявляется вторым входом устройства, -., . ветственно с первым и. вторым входами восьмой и девятый выходы блока-распре-„ .. третьего элемента ИЛИ, седьмой выход деления тактовых импульсов соединены .:, первого распределителя импульсов че" соответственно со входом сброса пер-.,,,...: рез первый c÷åò÷èê подключен к первого интегратора и с управляющим :. . вому входу триггера, .девятым выходом входом четвертого ключа, введены, :: блока распределения тактовых импуль" стробируемый компаратор нулевого уров-5 .сов является седьмой выход второго ня, дополнительные элементы И, и ключ, распределителя импульсов, восьмой выпричем выход первого интегратора со" .. ход которого через второй счетчик под" единен со входом стрбируемого компа-, ключен ко второму входу триггера, пряI

1 интервала замыкания второго ключа 9.

Количество циклов, проведенное во время такта коррекции, фиксируется вторым счетчиком 25, а сигнал переполнения счетчика служит для возвращения триггера 26 в исходное состояние и перехода в рабочий режим.

В начале каждого рабочего режима,состоящего из нескольких циклов, первый распределитель импульсов 22 выдает блоку хранения временных интервалов 1 разрешение на запись текущего значения первой переменной с первого входа 19, а в начале каждого цикла - на считывание. В результате на управляющий вход первого ключа 8 в течение интервала текущего значения первой переменной подается замыкающий. сигнал и вторая переменная со второго входа 20 интегрируется первым интегратором 3. В последующей части цикла второй интегратор 4 переводится в ра" бочее состояние, через триггер 16 замыкается второй ключ 9 и обеспечивается подача тактовых импульсов на вход счетчика 15. Длительность счета и, следовательно, интервала замыкания второго ключа 9, определяется кодом, .5 10484 мой и инверсный выходы которого соединены с управляющими входами соответственно второго и первого распределителей импульсов.

На фи г. 1 изображена функциональная схема времяимпульсного множительного устройства; на фиг.2 - кривые напряжения элементов устройства.

Устройство .содержит блок хранения временных интервалов 1, блок распре" 10 деления тактовых импульсов 2, первый и второй интеграторы 3 и 4, блок эа" поминания 5, стробируемый кампаратор нулевого уровня 6, источник опорного напряжения 7, первый 8, второй 9, тре-15 тий 10, четвертый 11 и дополнительный 12 ключи, накапливающий сумматор

13, блок сравнения кодов 14, счетчик

15, триггер 16. элемент И 17 и дополнительный элемент И 18, первый 19 и 20 второй .20 входы и выход 21 устройства, первый 22 и второй 23 распределители импульсов, первый 24 и второй 25 счет чики, триггер 26, первый 27, второй

28, третий 29 и четвертый 30 элементы ИЛИ, генератор тактовой частоты 31, Времяимпульсное множительное устройство работает следующим образом, В начале первого цикла коррекции второй распределитель импульсов 23 производит предварительный сброс первого интегратора 3 и замыкается четвертый ключ 11. В течение времени, пока замкнут этот ключ, выходное напряжение источника опорного напряжения 7

35 интегрируется первым интегратором 3 (участок а на фиг.2).

Выходное напряжение первого интегратора 3 равно

U„«Е Т

C где E - напряжение источника опорного напряжения 7;

Т - время интегрирования; - постоянная интегрирования пер-4 вого интегратора 3.

Затем размыкается четвертый ключ

11 и замыкается второй ключ 9 и в течение следующей части первого цикла формируется напряжение на выходе второго .интегратора а (участок О на фиг. которое равно

Tt

-Е уел

«о где 1о " время интегрирования; о " постоянная интегрирования

55 второго интегратора 4, Это напряжение запоминается в блоке запоминания 5 (участок Б на фиг.2), 89 6

Это напряжение через замкнутый третий ключ 10 подается на вход первого интегратора 3 и его выходное напряжение уменьшается до величины к

В это время в первом и втором интеграторах производится сброс напряжения участки (q и q на фиг.2) .

По окончании .данной части цикла выходное напряжение первого интегра" тора 3 уменьшается линейно (учасТоК 9 на фиг.2), а выходным сигналом

1 стробируемого компаратора нулевого уровня 6 выдается разрешение дополни" тельному элементу И 18 на прохождение импульсов тактовой ч@стоты на вход накапливающего сумматора 13. В мо" мент достижения выходным сигналом пер"

soro интегратора 3 нулевого уровня стробируемый компаратор нулевого уровня 6 выключается и запрещает про" хождение импульсоз тактовой частоты.

По окончании цикла коррекции распределителем тактовых импульсов 2 размы-. кается дополнительный ключ 12 и обес" печивается сброс первого интегратора

3 (участок 7к на фиг.2).

Второй цикл коррекции протекает аналогично, отличаясь длительностью

1048489 8 записанным в режиме коррекции в на- Проведение рабочего цикла некотокапливающем сумматоре 13 и соответст" рое числа раз обеспечивает на выховует условию сходимости итерационно- . де 21 напряжение

ro процесса: 4 вот и

Т=1

0(п)=- — Ец 1 1 лл

gn э ф

"о где в - длительность счета. где tz - переменная на первом входе

19

По окончании данного интервала Е - переменная на втором вхо"

Ъ выходное напряжение второго интегра-. 10. ..де 20. тора 4 запоминается в блоке эапомина- По сравнению с прототипом предлония 5, а в оставшейся части цикла вы- женное времяимпульсное множительное ходное напряжение этого блока через устройство обладает более высоким

- замкнутый третий ключ 10 подается йа . быстродействием за счет уменьшения вход первого интегратора 3, в кото- .... д длительности процесса коррекции и ром интегрируется, и результат интег- более простой структурой за счет рирования алгебраически суммируется устранения кодирующего преобраэовас ошибкой, накопленной в предыдущих .,теля и дополнительного блока эапоми» циклах. нания.

1048489

1048489

Составитель 0.0траднов

Техред И.Костик Корректор В. Бутяга

Редактор Т.Веселова

Заказ 7934/55

Тираж 706, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", t, Ужгород, ул. Проектная, 4