Устройство контроля интегральных схем

 

1. УСТРОЙСТВО КОНТРОЛЯ. ИНТЕГРАЛЬНЫХ СХЕМ, содержащее генератор тестов, первая группа .выходов которого подключена к входам интегральной схемы, а первый его вход соединен с первым выходом генератора тактовых импуль.сов, многоканальный компаратор, выход которого соединен с первым входом регистра индикации, отличающеес я тем, что, с целью повышения Нс1дежности контроля путем дополнительного контроля тока потребления выходных ключей интегральных схем, в него введены блок электронных ключей, блок нагрузок, компаратор, многоканальный генератор напряжений, первый и второй инверторы , элемент ИЛИ, первый и второй элементы И и шина Пуск, при этом вторая группа выходов rebiepaTO- pa тестов соединена с первой группой входов многоканального компаратора, вторая группа входов которого соединена с первыми группами входов блока нагрузок выходов блока электронных ключей, второй выход которого соединен с вторыми-- входами блока нагрут зок и компаратора, первый вхрд которого соединен с первым выходом многоканального генератора напряжений, : второй выход кЪторого соединен с третьим входом многоканального ком- i паратора, четвертый вход которого соединен с выходом второго элементд И, первый вход которого соединен с первым входом первого элемента И и вторым выходом генератора тактовых импульсов, первый вход которого соединен с вторым входом генератора тестов и шиной Пуск, а второй вход соединен с выходом элемента ИЛИ, первый вход которого соединен с выхог дом многоканального компаратора, второй вход соединен с вторым .входом регистра индикации и выходом компаратора , а третий вход соединен с третьим выходом генератора тестов и третьим входом регистра индикации, четвертый вход которого соединен с шиной Пуск, четвёртый выход генератора тестов соединен с вторым входом блока электронныхключей и входом первого инвертора, выход которо- g го соединен с уретьим входом блока (Л электронных ключей, пятый вьЬсод генератора тестов соединен.с третьим входом компаратора, четвертый вход )которого соединен с .выходом первого элемента И, второй вход которого со- g единен с шестым выходом генератора тестов и входом второго инвертора, выход которого соединен с вторым входом второго элемента И, первая труппа входов блока электронных ключО чей соединена с выходами интеграль ,ной схемы. эо 2. Устройство по п. 1, -о т 00 |чающееся тем, что,блок электронных ключей выполнен в виде первой и второй групп электронных ключей , входы которых соединены с йервой группой входов блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных ключей, первая группа выходов которого соединена с выходгми второй группы электронных ключей, управляющие входы . которых соединены с третьим входом блока электронных ключей , второй вход которого соединен с управляюшлми в:(содами первой группы электронных ключей.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН („>SU(„) A (Я) G 01 R 31/26; 5 01 К 31 28 р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,,! -,: .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ I.

1 ФЫ (у

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3426905/18-21 (22) 16.04.82 (46) 23. 10. 83. Бюл. 939 (72) С.А.Гаврилов и Д.И.Ажоткин (53) 621. 382. 3 (088 ° 8) (56) 1 Авторское свидетельство СССР

Р 532830, кл. Q 01 Я 31/28, 1975.

2. Авторское свидетельство СССР

9. 744579, кл. С 06 Р 11/00, 1978. нена с первыми группами входов блока нагрузок выходов блока электронных ключей, второй выход которого соединен с вторыми-входами блока нагру-. зок и компаратора, первый вход .кото(54)(57) 1. УСТРОИСТВО КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее генератор тестов, первая группа .выходов которого подключена к входам интегральной схемы, а первый его вход соединен с первым выходом генератора тактовых импульсов, многоканальный компаратор, выход которого соединен с первым входом регистра индикации, о т л и ч а ю щ е е с я тем, что, с .целью повышения надежности контроля путем дополнительного контроля тока потребления выходных ключей интегральных схем, в него введены блок электронных ключей, блок нагрузок, компаратор, многоканальный генератор напряжений, первый и второй инверторы, элемент ИЛИ, первый н второй элементы И и шина Пуск, при этом вторая группа выходов генератора тестов соединена с первой группой входов многоканального компаратора, вторая группа входов которого соеди рого соединен с первым выходом многоканального генератора напряжений, второй выход которого соединен с третьим входом многоканального компаратора, четвертый вход которого соединен с выходом второго элемента

И, первый вход которого соединен с первым входом первого элемента И и вторым выходом генератора " тактовых импульсов, первый вход которого соединен с вторым входом генератора тестов и шиной Пуск, а второй вход соединен с. выходом элемента ИЛИ, первый вход которого соединен с выхо дом многоканального компаратора, второй вход соединен с вторым входом регистра индикации н выходом компаратора, а третий вход соединен с третьим выходом генератора тестов и третьим входом регистра индикации, четвертый вход которого соединен с . шиной Пуск, четвертый выход генератора тестов соединен с вторым входом блока электронных ключей и входом первого инвертора, выход которо- Е

O го соединен с третьим входом блока электронных ключей, пятый выход гене ратора тестов соединен.с третьим входом компаратора, четвертый вход которого соединен с выходом первого элемента И, второй вход которого со- Б единен с шестым выходом генератора тестов и входом второго инвертора, выход которого соединен с вторым входом второго элемента И, первая группа входов блока электронных клю.чей соединена с выходами интеграль .ной схемы.

2. Устройство по п. 1, .о т л и, ч а ю щ е е с я тем, что,блок элек тронных ключей выполнен в виде первой и второй групп электронных ключей, входы которых соединены с первой группой входов блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных кпючей, первая группа выходов которого соединена с выходами второй группы электронных ключей, управляющие входы . которых соединены с третьим входом блока электронных ключей, второй вход которого соединен с управляющими входами первой группы электронных ключей.

1049838

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что генератор тестов выполнен в виде блока ввода информации, блока памяти, формирователя импульса и счетчика адреса, при этом первая и вторая группы выходов, а также выходы с третьего по шестой генератора тестов соединены с соответствующими выходами блока памяти, первый вход которого соединен с первым входом счетчика адреВ

Изобретение относится к контролю электронных схем и может быть использовано для контроля интегральных с хем в частности микрокалькуляторов.

Известно устройство для контроЛя интегральных схем, содержащее блок памяти,. соединенный с первой и второй группами электронных ключей, уп- равляющие:входы которых соединены с выходами блсжа управления,,выходы 10 первой группы кпючей -соединены с . объектом контроля и входом ампЛитудного дискриминатора, первый. вход сравнения которого соединен с выходом блока управления, а второй вход 15 сравнения - с.выходами второй: группы электроннЫх ключей, а выхОд - с 4 первым входоМ элеме нта ИЛИ f1) .

Однако устройство не. позволяет достаточно полно. оценить потребление тока испытуемой схемы

Наиболее близким к изобретению по технической сущности является устройство для контроля интегральных схем, содержащее генератор тестов, первая группа выходов которого подключена к входам контрулируемой интегральной схемы, а первый его вход соединен с первым выходом генератора тактовых импульсов,. многоканальыый компаратор, выход которого соединен с первым входом регистра индикации (2) .

Однако устройство контроля не позволяет достаточно полно оценить З5 потребление тока испытуемой схемы, что важно для схем, работающих от автономных.. источников напряжений, например, аккумуляторов. Оценка тока потребления схемы лишь по шине 4О источника напряжения на этой схеме не дает полной оценки, так как потребление тока по выходным шинам ИС на нагрузки, находящиеся за пределами самой схемы, что превышает потреб . 45 ление тока схемой по шине питающего напряжения Так для схемы К 145 ИК16 ток по шине напряжения не должен са и вторым входом генератора тестов, первый вход которого соединен с пер-. выми входом счетчика адреса н входом формирователя импульса, выход которого соединен с вторым входом блока памяти, третий вход которого соединен с первым выходом блока ввода ин формации, второй выход которого.соединен с третьим входом счетчика адреса, выход которого соединен с четвертым входом блока памяти. превышать 2 мА, а суммарный ток через выходные шины схемы, подключен- ные к дисплею, не должен превышать

40 мА. Превышение же тока потребления автономного источника приводит к его ускоренному износу (разряду) .

Время работы устройства без перезарядки является основной характеристикой и вносится в технические условия на эти устройства. Превиаение тока потребления, в частности, микрокалькуляторов (работающих в основном от аккумуляторов) может быть в том случае, когда выходные ключи микро-схемы, нагруженные непосредственно на внешнюю нагрузку (для микрокалькулятора-дисплей), имеют слишком низкое сопротивление в открытом состоянии, что увеличивает потребляемый ток всем устройством. Известное устройство контроля осуществляет проверку выходов ИС по заданным порогам напряжений, а именно: во-первых величина выходного нуля не превышает порогового напряжения нуля во-вторых, величина выходной единицы не меньше порогввого напряжения единицы .

Превышение нормы тока потребления

ИС по выходам означает, что сопротивление выходов ИС в открытом состоянии меньше предела по нулю . Однако эти сопротивления (суммарно) настолько малы, что это приводит к нарушению требования ограничения по току потребления ИС, а иввестное устройство контроля ИС не сможет зафиксировать это отклонение. Кроме того, ток потребления определяется значением не одного сопротивления выходного ключа ИС в открытом состоянии, а суммарньм сопротивлением ключей ИС в открытом состоянии. Это тем

*ролее важно учитывать, когда в реаль ных условиях ИС может не иметь ситуации, при которой все выходы могут .быть в открытом состоянии.

Целью изобретения является повышение надежности контроля за счет вве1049838 дения контроля тока потребления выхрдных ключей интегральных схем.

Поставленная цель достигается тем, что устройство контроля интег ральных схем, содержащее генератор тестов, первая группа выходов которого подключена к входам интегральной схемы,а первый его вход соединен с первым выходом генератора тактовых импульсов, многоканальный компаратор, выход которого соединен с пер- 36 вым входом регистра индикации, введены блок электронных ключей, блок нагрузок, компаратор, многоканальный генератор напряжений, .первый и второй инверторы, элемент ИЛИ, первый и второй элементы И и шина. Пуск, при этом вторая группа выкодов гене-. ратора тестов соединена с первой . группой входов .многоканального mcwпаратора, вторая группа входов кото:- у рого соединена с первыми группамивходов блока нагрузок.и выходов блока электронных ключей, второй выход которого соединен с вторыми, входами блока нагрузок и компаратора, пер, вый вход которого соединен с первым, выходом многоканального генератора напряжений, второй выход которого соединен с третьим входом многоканального компаратора, четвертый вход которого соединен с выходом второго элемента И, первый вход которого .соединен с первым входом первого элемента И и вторым выходом генератора тактовых импульсов, первый вход которого соединен с вторым ахо- З5 дом генератора тестов и шиной Пуск а второй вход соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом многоканального компаратора, второй вход соединен 40 с вторым входом регистра индикации и выходом компаратора, а третий вход соединен с третьим выкодом генератора тестов и третьим входом регистра индикации, четвертый вход которогО. соединен с шиной Пуск, четвертый выход генератора тестов .соединен с вторым входом блока электронных ключей и входом первого инвертора, выход которого соединен с третьим входом О блока электронных ключей, пятый выход генератора тестов соединен с третьим входом компаратора, четвер- тый вход которого соединен с выходом первого элемента И, второй вход которого-соединен с шестью выходом генератора тестов и входом второго ин-. вертора, выход которого ооединен с вторыми входом второго элемента И, первая группа входов блока электрон-, ных ключей соединена с выходами ин- 60 тегральной схемы.

При этом блок электронных ключей выполнен в виде первой.и второй группы электронных ключей, входы которых соединены с первой группой входов блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных ключей, первая группа выходов которого соединена с выходами второй группы электронных ключей, управляющие входы которых соединены с третьим входом блока электронных ключей, второй вход которого соединен с управляющими входами первой группы электронных ключей.

Кроме того, генератор тестов выполнен в виде блока ввода информации, блока памяти, формирователя импульса и счетчика адреса, при этом первая и вторая группы выходов,а также выходы с третьего по шестой генератора тестов соединены с соотвествующими выходами блока памяти, первый вход которого соединен с первьм .входом счетчика адреса и вторым входом генератора тестов, первый вход которого соединен с первым входом счетчика адреса и входом формирователя импульса, выход которого соединен с вторым входом блока памяти, третий вход которого соединен с первым выходом блока ввода информации, второй выход которого соединен . с третьим вхсщам счетчика адреса, выход которого соединен с четвертым входом блока -памяти.

Яа чертеже представлена структурная схема устройства, Устройство содержит генератор 1 тестов, первая группа выходов которого подключена к входам интегральной схемы 2, а первый его вход соединен с первым выходом генератора

3 тактовых импульсов, многоканальный компаратор 4, выкод которого соединен с первым входом регистра 5 индикации, блок.б электронных ключей, блок 7 нагрузок, компаратор 8, мно" гоканальный генератор 9 напряжений, первый и второй инверторы 10 и 11, элемент 12 ИЛИ, первый .и второй элементы 13 н 14 И, шина 15 Пуск, при этом вторая группа выходов генератора 1 тестов соединена с первой группой входов многоканального компаратора 4,- вторая группа входов которого соединена с первыми группами входов блока 7 и выходов блока б, рторой выход которого соединен с.вторыми:входами блока 7 нагрузок и компаратора 8, первый вход которого . соединен с первым выходом многЬканального генератора 9, -второй выход которого соединен с третьим входом многоканального компаратора 4, чет- вертый вход которого соединен с выходом второго элемента 14 И, первый вход которого соединен с первым вхо дом первого элемента 13 И и вторым вьиодом генератора Э, первый вход которого соединен с вторым входоМ генератора 1 и шиной 15 Пуск, I

1049838 а второй вход соединен с выходом элемента 12, первый вход которого соединен с выходом многоканального компаратора 4, второй вход соединен с вторым входом регистра 5, выходом компаратора 8„ а третий вход соединен с третьим выходом генератора 1 и третьим входом регистра 5, четвер" тый вход которого соединен с шиной

1.5, четвертый выход генератора 1 соединен с вторым входом блока 6 и 1() входом первого инвертора 10, выход которого соединен с третьим входом блока 6, пятый выход генератора 1 соединен с третьим входом компаратора 8, четвертый вход которого сое- >5 динен с выходом первого элемента 13

И, второй вход которого соединен с шестым выходом генератора.1)и входом второго инвертора 11, выход которо" го соединен с вторым входом второго элемента 14, первая группа входов блока 6 соединен с выходами интегральной схемы 2.

Блок 6 содержит первую группу электронных ключей 16, входы которых 5 соединены с входами второй группы электронных ключей 17 и первой группой входов блока 6, управляющие входы первой группы электронных ключей 16 соединены с вторым входом блока 6, а их выходы объединены и соединены с вторым выходом блока 6.

Выходы второй группы элек тронных ключей 17 соединены с первой группой выходов блока 6, а управляющие их входы соединены с третьим входам; блока 6.

Генератор 1 тестов содержит блок

18 ввода информации, блок 19 памяти, формирователь 20 импульса и счетчик

21 адреаа, при этом первая и вторая 40 группы выходов, а также выходы генератора 1 с третьего по шестой соединены с соответствующими выходами блока 19, первый вход которого соединен с первым входом счетчика 21 и . 45 вторым входом генератора 1, первьФ вход которого соединен.с первым входом счетчика 21 и входом формирователя 20, выход которого соединен с вторым входом блока 19, третий 50 вход которого соединен с первым выходом блока 18, второй выход которого соединен с третьим входом счетчика 21, выход которого соединен с четвертым входом блока 19.

Устройство работает следующим образом.

Сигналом, поступающим с шины 15 Пуск, запускается генератор 3 и приводится в исходное состояние генератор 1, так как счетчик 21 при- 60 (ходит в исходное состояние. В блоке

19 хранится информация, записанная из блока 18. Генератор 3 начинает вырабатывать тактовые импульсы, которые наращивают содержимое счетчика 65

21, которые поступают через формиро= ватель 20 на блок 19, памяти. Формирователь 20 согласует временную диаграмму работы блока 19 и счетчика

21. Информация, снимаемая с блока

19, поступает на входы испытуемой интегральной схемы 2, на входы многоканального компаратора 4 (ожидаемые комбинации), на входы блока 6 (управляя переключениями измерений),, а также на входы инверторов 10 и 11, элемента 13 И (управляя моментами измерений компаратором 8 и многоканальным компаратором 4).

Распределение информации на выходе блока памяти представляется следующим образом: 1 разряд — признак окончания контроля (связь на элемент

ИЛИ 12 и на регистр 5); П разряд — признак включения стробов на компаратор 8 либо на многоканальный компаратор 4 в зависимости от режима измерений. выходных сигналов интегральный схемы 2 (связь на элемент 13

И и инвертор 11) у1Цразряд - признак переключения измерительных цепей на. измерение тока потребления по всем выходам ИС 2 либо на измерение логических уровней выходных сигналов ИС2 (связь на инвертор 10 и на группу электронных ключей 16); 1V разрядпризнак, задающий порог (нуль, либо единица, ) на компаратор 8, при измерениях тока потребления по всем выходам ИС 2 значение этого разряда равно единице; V группа разрядов - входные тесты на ИС 2(связь с входами ИС 2);Я группа разрядов ожидаемые комбинации выходных реакций на входы многоканального компаратора 4.

Компаратор 4 осуществляет сравнение выходных уровней с испытуемой

ИС 2 (через электронные ключи 17) с порогами, задаваемыми с многоканального генератора 9 напряжений и ожидаемыми комбинациями, поступающими с блока 19. Многоканальный компаратор 4 работает в моменты, определяемые временем. поступления стробирующих сигналов с генератора тактовых сигналов через элемент 14 И,что позволяет,кроме того, согласовать во времени сигналы, поступающие на вход многоканального компаратора 4. Это соответствует Функционно-"параметрическому контролю ИС 2. При разбраковке выходных сигналов по уровням, выходы ИС 2 подключаются через группу электронных ключей 17 к входам многоканального компаратора 4 и к эквивалентным нагрузкам в блоке 7 нагрузок.

При проверке тока потребления выход-, ных ключей ИС 2 в блоке. 19 изменяется значение разряда, поступающего на входы элемента 13 и инвертора 11

При этом стробирующие сигналы на многоканальный компаратор 4 прекра1049838

I щают."поступать с элемента 14 И, закрытого по сигналу с инвертора 11.

Стробы на компаратор 8 начинают поступать с генератора 3 через элемент

13 И по разрешению с блока 19. Измерительные цепи. переключаются заранее по сигналу с блока 19 на управляющие входы группы электронных ключей

16 и через инвертор 10" .на управляющие входы блока электронных ключей

6. В этом режиме измерительяай цепь tO компаратора 8 нагружена яа нагрузку, находящуюся в блоке 7 нагрузок, которая является общей для всех выходных ключей ИС 2, так как все выходы

ИС 2. соединены между собой с помощью 15 группы электронных ключей 16, вклю». ченных сигналом с блока 19 ранее, чем произошло включение строба на компаратор 4, чтобы режим измерения тока потребления выходных ключей 2О

ИС 2 успеп установиться после.подключения нагрузки, которая представляет собой резистивную нагрузку на заданное напряжение.При этом в многоканальном компараторе 4 не произойдет ложных срабатываний, так как отключение выходов ИС 2 не приводит к отключению нагрузок, а это обеспечивает однозначность уровней на вхо-. дах компаратора 4, на который ожидавмые комбинации поступают в том виде ЗО (т.е.код),который соответствует обрыву. Еомпаратор 8 аналогичным образом не выпаст ложных срабатыва. ний,так как и он имеет вход ожидае. мой комбинации с блока 19 памя- M ти, а также нагрузка этой измерительной цепи не отключается при отключении группы электронных ключей,16.

Значения порогов компараторов 4 и 8 задаются с многоканального генератора 9.

Выходы компаратора 8 и многоканального компаратора 4 фиксируют браки раздельно в регистре 5, который сбрасывается перед каждым конролем с шины 15 Пуск . В случае брака эти сигналы прекращают работу генератора 9 через элемент 12 ИЛИ.

В случае годной ИС 2 пройдут все тесты конроля и в соответствующем разряде блока 19 памяти появится сигнал, который зафиксируется в регистре 5, и через элемент 12 ИЛИ прекратится работа устройства.

Параллельное включение выходных ключей ИС 2 через группу ключей 16 осуществляется лишь в определенные моменты, задаваемые с генератора 1 тестов, а это значит моментами вклю чения управлять можно прн составле« нии тестов.

Блок 7 нагрузок обеспечивает подключение требуемых нагрузок к входам компаратора 8 или многоканального компаратора. Перестройка с одного типа схемы на другой осуществляется с помощью генератора 9 напряжений.

Таким образом, применение предлагаемого устройства позволяет выявить схемы с высоким потреблением тока по выходным ключам. При этом разбраковка таких схем производится в автоматическом режиме, совместно с функциональным контролем. В конечном итоге это позволяет сократить трудоемкость сборки микрокалькуляторов за счет снижения числа потенциально ненадежных ИС,. поступающих на этап сборки..1049838

Составитель В.Карпов

Редактор О. Юрков ецк ая Техред Т. Маточка Корректор A-Тяско

Заказ 8418/43 Тираж 710 Подписное

BHHHtfH Государственного, комитета СССР по делам изобретений и открытий

113035, Москва, ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г. Ужгород Ул, ПроЕктная 4.